公开(公告)号：CN118398657B

公开(公告)日：2024-11-29

申请号：CN202410841865.4

申请日：2024-06-27

Applicant: 北京怀柔实验室

Inventor： 吴沛飞 ,  魏晓光 ,  李玲 ,  刘瑞 ,  王耀华 ,  焦倩倩 ,  张语 ,  姬世宇 ,  孙宁飞

IPC: H01L29/744 ,  H01L29/749 ,  H01L29/423 ,  H01L21/332

Abstract: 一种半导体器件芯片、其制造方法、半导体器件及电子设备，属于功率半导体器件制造领域。所述半导体器件芯片包括门极，所述门极上具有不同于沟槽栅和隔离沟槽的沟槽结构；所述半导体器件芯片为电子和空穴均以扩散原理导通的双极半导体器件芯片，或者晶闸管芯片。本发明的具有门极沟槽结构的半导体器件可以解决如开关速度慢、漏电流大、电流承受能力低等至少一个技术问题，在开关速率、大电流关断、门极寄生参数优化、门极均流等至少一个方面有显著的提升效果，门极关断时间可减小10%到50%，电场峰值下降了15%，门极汇流过程中的寄生电感的参数也明显降低，汇流能力明显增大。

公开(公告)号：CN118398658A

公开(公告)日：2024-07-26

申请号：CN202410479866.9

申请日：2024-04-19

Applicant: 电子科技大学

Inventor： 陈万军 ,  孙新淇 ,  杨禹霄 ,  孙瑞泽 ,  刘超 ,  郑崇芝 ,  张波

IPC: H01L29/749 ,  H01L29/06

Abstract: 本发明属于半导体技术领域，具体涉及到一种具有高工作电压阈值的栅控晶闸管。本发明的结构有两点特效，一是低电压状态时，由于阴极区域的N+型半导体与平面栅分离，在栅极施加电压时，P‑阱中氧化层下方形成的N型沟道并未与N+型半导体联通，使得没有电子从阴极直接注入到N‑漂移区中，从而不会激发P‑阳极注入空穴，器件不开启；二是在器件处于高电压时，在栅极施加电压，P‑阱中氧化层下方形成的N型沟道使得N‑隔离层通过沟道与N‑漂移区连通，使得N‑隔离层/P‑基区结反偏击穿并引起雪崩，从而器件开启。本发明在阳极电压低于设计的工作电压时，器件不会开启，当阳极电压大于工作电压时，器件脉冲功率放电功能正常，大大提升了脉冲功率系统的安全性。

公开(公告)号：CN113725295B

公开(公告)日：2023-08-11

申请号：CN202111020893.2

申请日：2021-09-01

Applicant: 电子科技大学

Inventor： 刘超 ,  汪淳朋 ,  杨超 ,  陈万军 ,  张波

IPC: H01L29/745 ,  H01L29/749 ,  H01L29/08 ,  H01L21/332

Abstract: 本发明属于功率半导体技术领域，具体的说是涉及一种逆导型MOS栅控晶闸管及其制造方法。本发明中的一种逆导型MOS栅控晶闸管，主要是通过缩短常规RC‑MCT器件的FS层宽度，增大P型阳极区上方的电阻，从而减小器件正向导通过程中的回跳电压，改善器件正向导通过程中的snapback效应；本发明中的一种逆导型MOS栅控晶闸管的制造方法，能够与现有MOS栅控晶闸管工艺相兼容。本发明的有益效果为：在不牺牲器件正向阻断能力的基础上，改善了器件正向导通过程中的snapback效应，提升了器件在正向导通过程中的稳定性。

公开(公告)号：CN114783875B

公开(公告)日：2022-12-13

申请号：CN202210711338.2

申请日：2022-06-22

Applicant: 泰科天润半导体科技(北京)有限公司

Inventor： 李昀佶 ,  杨光锐 ,  张长沙 ,  陈彤

IPC: H01L21/332 ,  H01L21/04 ,  H01L29/06 ,  H01L29/745 ,  H01L29/749

Abstract: 本发明提供了一种具有四层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，包括：在碳化硅四层外延晶圆上淀积形成掩膜，使用相应光刻版对掩膜进行刻蚀开孔；通过掩膜阻挡对N+区进行凹槽刻蚀，刻穿N+区露出P+发射区，形成第一凹槽，同理得到第二凹槽，去除掩膜层；并刻穿N+区、P+发射区、N‑型基区露出P‑型漂移区，去除掩膜层；在晶圆表面生长栅氧，使用相应光刻版对栅氧进行刻蚀开孔，形成第一栅氧化层以及第二栅氧化层；之后形成第一多晶硅栅电极以及第二多晶硅栅电极；保留第二凹槽内以及两个N+区上方金属电极作为器件的阳极金属电极；在碳化硅晶圆背面生长金属电极作为器件的阴极金属电极，便于制造。

公开(公告)号：CN114783873B

公开(公告)日：2022-10-14

申请号：CN202210710837.X

申请日：2022-06-22

Applicant: 泰科天润半导体科技(北京)有限公司

Inventor： 李昀佶 ,  杨光锐 ,  周海

IPC: H01L21/332 ,  H01L21/04 ,  H01L29/06 ,  H01L29/745 ,  H01L29/749

Abstract: 本发明提供了一种具有两层外延的碳化硅凹槽MOS栅控晶闸管的制造方法，包括在碳化硅两层外延晶圆正面淀积形成掩膜，使用相应光刻版对掩膜进行刻蚀开孔；通过掩膜阻挡对N‑型基区进行凹槽刻蚀，刻穿N‑型基区露出P‑型漂移区，去除掩膜层；通过重新淀积掩膜，使用相应光刻版对掩膜进行刻蚀开孔，形成P+发射区、N+区、栅氧化层以及多晶硅栅电极；在晶圆表面生长金属电极，使用相应光刻版对金属电极进行刻蚀开孔，保留P+发射区以及两个N+区上方金属电极作为器件的阳极金属电极；在晶圆背面生长金属电极作为器件的阴极金属电极；用外延层刻蚀形成器件结构来替代扩散MCT中的掺杂结构，便于制造。

公开(公告)号：CN113764403A

公开(公告)日：2021-12-07

申请号：CN202010489589.1

申请日：2020-06-02

Applicant: 湖南静芯微电子技术有限公司

Inventor： 骆生辉 ,  魏伟鹏 ,  汪洋 ,  金湘亮 ,  董鹏

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/74 ,  H01L29/749 ,  H01L21/332 ,  H01L21/8249

Abstract: 本发明公开了一种阻容耦合快速开启的可控硅静电防护器件，包括P型衬底；P型衬底中设有N型埋层；N型埋层上方为第一N型深阱、第二N型深阱和P型衬底外延层P‑EPI；第二N型深阱上有N阱；P型衬底外延层P‑EPI上有第二P阱；第二P阱内设有第二P+注入区和内嵌N型MOS管，第N阱内设有横跨第二P阱与N阱的第二N+注入区、第三P+注入区与第三N+注入区；第一N型深阱、第二N型深阱、N阱与N型埋层构成N型隔离带；第一P+注入区、第二P+注入区、第四P+注入区和第一N+注入区连接在一起并作为器件的阴极，第三P+注入区与第三N+注入区Ⅱ连接在一起并作为器件的阳极。

公开(公告)号：CN110707151A

公开(公告)日：2020-01-17

申请号：CN201911107435.5

申请日：2019-11-13

Applicant: 江苏丽隽功率半导体有限公司

Inventor： 范捷 ,  万立宏 ,  王绍荣

IPC: H01L29/745 ,  H01L29/749 ,  H01L21/332

Abstract: 本发明公开了一种静电感应晶闸管及其制作方法，涉及半导体技术领域，提供了一种新的静电感应晶闸管的结构，其正面中间为栅极、两侧为阴极，背面为阳极，在其制作过程中，由于裸露在外的P+杂质区域较小，因此杂质自扩散的问题大幅减轻，电阻率的控制更为精准；形成的栅极引出区的纵向结深较深，不需要担心深度不够或者栅极引出区被刻透的问题，刻蚀深度控制难度较低，不容易因此导致器件失效；而且形成的N-沟道的宽度也较宽，且垂直距离更长，其中的杂质分布也更为均匀，这样的结构将具有更佳的沟道控制能力，更大的电流能力；制作方法难度较低，工艺控制较简单，制作得到的静电感应晶闸管的良品率较高且性能更优。

公开(公告)号：CN107331704B

公开(公告)日：2019-08-23

申请号：CN201710706917.7

申请日：2017-08-17

Applicant: 电子科技大学

Inventor： 任敏 ,  林育赐 ,  何文静 ,  苏志恒 ,  李泽宏 ,  张波

IPC: H01L29/745 ,  H01L29/749 ,  H01L29/06

Abstract: 本发明提供了一种栅压控制晶闸管器件，属于功率器件技术领域。本发明自下而上包括依次层叠设置的金属阳极、第一导电类型半导体掺杂衬底，第二导电类型半导体掺杂外延层和金属阴极；所述第二导电类型半导体掺杂外延层顶层中部设置有栅极结构，栅极结构两侧设置有第一导电类型半导体掺杂阱区，所述第一导电类型半导体掺杂阱区表面下方具有第二导电类型半导体掺杂阱区，所述第二导电类型半导体掺杂阱区表面下方具有第一导电类型半导体重掺杂区；所述第一导电类型半导体掺杂阱区的掺杂浓度从靠近多晶硅栅电极到远离多晶硅栅电极的方向逐渐减小。本发明提升了栅压控制晶闸管的抗浪涌能力。

公开(公告)号：CN109887844A

公开(公告)日：2019-06-14

申请号：CN201910142423.X

申请日：2019-02-26

Applicant: 中国科学院微电子研究所

Inventor： 胡飞 ,  宋李梅 ,  韩郑生 ,  杜寰

IPC: H01L21/332 ,  H01L29/749 ,  H01L29/06

Abstract: 本发明提供一种双埋层MOS栅控晶闸管及制备方法，所述双埋层MOS栅控晶闸管包括：衬底和漂移区；从下至上依次在漂移区中设置有双N埋层、表面结构；设置在表面结构上端面的阴极和栅极、以及衬底下端面的阳极。本发明能够提升器件开启速度、抑制基区电阻控制晶闸管(BRT)和发射极开关晶闸管(EST)开启过程中的snapback现象，解决多元胞开启不一致问题，缓解电流分布不均匀，提高器件开启可靠性。

公开(公告)号：CN113764403B

公开(公告)日：2024-10-18

申请号：CN202010489589.1

申请日：2020-06-02

Applicant: 湖南静芯微电子技术有限公司

Inventor： 骆生辉 ,  魏伟鹏 ,  汪洋 ,  金湘亮 ,  董鹏

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/74 ,  H01L29/749 ,  H01L21/332 ,  H01L21/8249

Abstract: 本发明公开了一种阻容耦合快速开启的可控硅静电防护器件，包括P型衬底；P型衬底中设有N型埋层；N型埋层上方为第一N型深阱、第二N型深阱和P型衬底外延层P‑EPI；第二N型深阱上有N阱；P型衬底外延层P‑EPI上有第二P阱；第二P阱内设有第二P+注入区和内嵌N型MOS管，第N阱内设有横跨第二P阱与N阱的第二N+注入区、第三P+注入区与第三N+注入区；第一N型深阱、第二N型深阱、N阱与N型埋层构成N型隔离带；第一P+注入区、第二P+注入区、第四P+注入区和第一N+注入区连接在一起并作为器件的阴极，第三P+注入区与第三N+注入区Ⅱ连接在一起并作为器件的阳极。