中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

62 records (took 0.032 seconds)

    반도체 소자 및 그 제조 방법
    2.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号：KR1020180005004A

    公开(公告)日：2018-01-15

    申请号：KR1020160084838

    申请日：2016-07-05

    Applicant: 현대자동차주식회사

    Inventor： 주낙용 ,  정영균 ,  박정희 ,  이종석 ,  천대환

    IPC: H01L29/16 ,  H01L29/24 ,  H01L21/02 ,  H01L29/423 ,  H01L29/739 ,  H01L29/66

    CPC classification number: H01L29/7813 ,  H01L21/047 ,  H01L21/26586 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/4916 ,  H01L29/66068 ,  H01L29/861 ,  H01L21/02167 ,  H01L29/24 ,  H01L29/4236 ,  H01L29/66325 ,  H01L29/7393

    Abstract: 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에위치하는 n-형층, 상기 n-형층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 상기제2 트렌치의측면사이에위치하며, 상기 n-형층위에위치하는 n+형영역, 상기제1 트렌치의내부에위치하는게이트절연막, 상기제2 트렌치의내부에위치하는소스절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막, 상기 n+형영역, 및상기소스절연막위에위치하는소스전극, 그리고상기 n+형탄화규소기판의제2면에위치하는드레인전극을포함한다.

    Abstract translation: 所述第一沟槽和第二沟槽，根据本发明位于所述n-型层的一个实施方式的半导体器件中的第一沟槽，位于n +型碳化硅衬底的第一表面上的n型层，并且彼此间隔开的 侧和设置定位在所述沟槽的侧面之间的第二内部的源极绝缘层和用于n +区设置在所述n-型层上的栅极绝缘膜，位于所述第一沟槽的内部，第二沟槽，其中 即在栅极形成的绝缘膜，氧化物膜，氧化膜，即在栅电极形成在n +型区上的栅电极，和设置在源极的绝缘膜上形成源电极，以及设置在n +型碳化硅衬底的第二表面上的漏电极 它包括。

    반도체 소자 및 그 제조 방법
    3.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号：KR1020170070507A

    公开(公告)日：2017-06-22

    申请号：KR1020150178098

    申请日：2015-12-14

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  정영균 ,  주낙용 ,  박정희 ,  이종석

    IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L29/66 ,  H01L21/265 ,  H01L29/739

    CPC classification number: H01L29/7806 ,  H01L21/047 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7813

    Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 코너를감싸는 p형영역, 상기 p형영역과상기제1 트렌치및 상기제2 트렌치사이의상기 n- 형에피층위에위치하는 n+ 영역, 상기제2 트렌치내에위치하는게이트절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막위, 상기 n+ 영역위 및상기제1 트렌치내에위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기소스전극은상기제1 트렌치의하부에위치하는상기 n- 형에피층과접촉한다.

    Abstract translation: 根据本发明实施例的半导体器件包括位于n +型碳化硅衬底的第一表面上的n型外延层，位于n型外延层上并且彼此间隔开的第一沟槽和第二沟槽， 围绕第一沟槽的侧面和角部的p型区域，位于p型区域与第一沟槽和第二沟槽之间的n型外延层上的n +区域，位于第二沟槽内的栅极， 位于第一沟槽中的源电极以及位于栅绝缘膜上的栅电极，位于栅电极上，氧化物膜上，n +区上以及n +碳化硅衬底的第二表面上的氧化物膜 并且源电极与位于第一沟槽下方的n型发射极层接触。

    반도체 소자 및 그 제조 방법
    4.
    发明公开
    반도체 소자 및 그 제조 방법 无效
    半导体装置及其制造方法

    公开(公告)号：KR1020170070505A

    公开(公告)日：2017-06-22

    申请号：KR1020150178095

    申请日：2015-12-14

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  정영균 ,  주낙용 ,  박정희 ,  이종석

    IPC: H01L29/78 ,  H01L29/16 ,  H01L21/02 ,  H01L29/10 ,  H01L29/423 ,  H01L29/739

    CPC classification number: H01L29/0847 ,  H01L29/0619 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/78 ,  H01L29/7828

    Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에차례로위치하는제1 n- 형에피층및 제2 n- 형에피층, 상기제2 n- 형에피층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 하부면둘러싸는 p형영역, 상기 p형영역과상기제2 n- 형에피층위에위치하는 n+ 영역, 상기제2 트렌치내에위치하는게이트절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막위, 상기 n+ 영역위 및상기제1 트렌치내에위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함한다.

    Abstract translation: 根据本发明实施例的半导体器件包括顺序地设置在n +型碳化硅衬底的第一表面上的第一n型外延层和第二n型外延层， 第一沟槽和第二沟槽彼此间隔开，围绕第一沟槽的侧表面和底表面的p型区域，位于p型区域和第二n型区域上的n +区域， 位于栅绝缘膜上的栅电极，位于栅电极上的氧化物膜，位于氧化物膜上，位于n +区和第一沟槽中的源电极以及位于n +型碳化硅衬底上的栅电极 位于议程两侧的漏电极。

    반도체 패키지 및 그 제조 방법
    5.
    发明公开
    반도체 패키지 및 그 제조 방법 审中-实审
    半导体封装及其制造方法

    公开(公告)号：KR1020170014635A

    公开(公告)日：2017-02-08

    申请号：KR1020150108330

    申请日：2015-07-30

    Applicant: 현대자동차주식회사

    Inventor： 홍경국 ,  박정희 ,  정영균 ,  천대환 ,  이종석 ,  강수빈

    IPC: H01L23/495 ,  H01L23/488

    CPC classification number: H01L2224/32245

    Abstract: 본발명의일 실시예에따른반도체패키지는기판, 상기기판위에배치되어있는하부리드프레임, 상기하부리드프레임위에배치되어있는제1 반도체소자및 제2 반도체소자, 상기제1 반도체소자및 상기제2 반도체소자위에배치되어있는중간리드프레임, 상기중간리드프레임위에배치되어있는제3 반도체소자및 제4 반도체소자, 그리고상기제3 반도체소자및 상기제4 반도체소자위에배치되어있는상부리드프레임을포함하고, 상기제3 반도체소자및 상기제4 반도체소자는각각상기제1 반도체소자및 상기제2 반도체소자와중첩하고, 상기제1 반도체소자및 상기제2 반도체소자는상기하부리드프레임및 상기중간리드프레임과전기적으로접합되고, 상기제3 반도체소자및 상기제4 반도체소자는상기중간리드프레임및 상기상부리드프레임과전기적으로접합된다.

    반도체 소자 및 그 제조 방법
    6.
    发明授权
    반도체 소자 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR101655153B1

    公开(公告)日：2016-09-22

    申请号：KR1020140179659

    申请日：2014-12-12

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  이종석 ,  박정희 ,  홍경국 ,  정영균

    IPC: H01L29/72

    CPC classification number: H01L29/7813 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66719

    Abstract: 본발명은반도체소자에관한것으로, 구체적으로온 저항을줄여전류의양을증가시킬수 있는반도체소자및 그제조방법에관한것이다. 이를위해, 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의일면에형성되는 n-형에피층; 상기 n-형에피층상에형성되는 n+ 영역; 상기 n-형에피층및 상기 n+ 영역을관통하는제1 및제2 트렌치; 상기제1 및제2 트렌치각각의내측에형성되는제1 및제2 게이트절연막; 상기제1 및제2 게이트절연막상에형성되는제1 및제2 게이트전극; 상기제1 및제2 트렌치중 하나의트렌치양측에형성되는 p형영역; 상기제1 및제2 게이트전극상에형성되는산화막; 상기 n+ 영역및 상기산화막상에형성되는소스전극; 및상기 n+형탄화규소기판의타면에형성되는드레인전극을포함하고, 상기제1 및제2 트렌치각각의양측에제1 및제2 채널이형성될수 있다.

    반도체 소자 및 그 제조 방법
    8.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR1020160056636A

    公开(公告)日：2016-05-20

    申请号：KR1020140157200

    申请日：2014-11-12

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  이종석 ,  박정희 ,  홍경국 ,  정영균

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16

    CPC classification number: H01L29/7813 ,  H01L29/7812

    Abstract: 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에배치되어있는 n-형에피층, 상기 n-형에피층위에배치되어있는 p형영역, 상기 p형영역을관통하고, 상기 n-형에피층에배치되어있는트렌치, 상기 p형영역위에배치되어있으며, 상기트렌치의양쪽에각각배치되어있는 p+형영역, 상기트렌치와상기 p형영역및 상기 p+형영역사이에배치되어있는 n+형영역, 상기트렌치내부에배치되어있는게이트전극, 상기게이트전극과상기트렌치의내부측면및 하부면사이에배치되어있는제1 게이트절연막, 상기제1 게이트절연막및 상기게이트전극위에배치되어있는제2 게이트절연막, 상기 n+형영역, 상기 p+형영역및 상기제2 게이트절연막위에배치되어있는소스전극, 그리고상기 n+형탄화규소기판의제2면에배치되어있는드레인전극을포함하고, 상기제2 게이트절연막의상부면은상기 n+형영역및 상기 p+형영역의상부면과동일선상에위치한다.

    Abstract translation: 根据本发明的实施例的半导体器件，其可以减小单元电池的面积，包括：n型外延层，设置在n +型碳化硅衬底的第一表面上; 设置在所述n型外延层上的p型区域; 穿过p型区并设置在n型外延层上的沟槽; p +型区域，设置在p型区域上，分别设置在沟槽的两侧; 设置在沟槽与p型区域和p +型区域之间的n +型区域; 设置在沟槽中的栅电极; 设置在所述栅极电极与所述沟槽的内侧表面和下表面之间的第一栅极绝缘层; 设置在所述第一栅极绝缘层和所述栅电极上的第二栅极绝缘层; 设置在n +型区域上的源电极，p +型区域和第二栅极绝缘层; 以及设置在n +型碳化硅衬底的第二表面上的漏电极。 第二栅极绝缘层的上表面与n +型区域和p +型区域的上表面在同一条线上。

    쇼트키 배리어 다이오드 및 그 제조 방법
    9.
    发明公开
    쇼트키 배리어 다이오드 및 그 제조 방법 无效
    肖特彼勒二极管及其制造方法

    公开(公告)号：KR1020150078454A

    公开(公告)日：2015-07-08

    申请号：KR1020130167821

    申请日：2013-12-30

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  홍경국 ,  이종석 ,  박정희 ,  정영균

    IPC: H01L29/872 ,  H01L21/329

    CPC classification number: H01L29/872 ,  H01L21/326 ,  H01L29/739

    Abstract: 본발명의일 실시예에따른쇼트키배리어다이오드는 n+ 형탄화규소기판의제1면에배치되어있는 n- 형에피층, 상기 n- 형에피층위에배치되어있는 n 형에피층, 상기 n- 형에피층내에배치되어있는복수개의 p+ 영역, 상기 n 형에피층를관통하고, 상기각 p+ 영역에형성되어있는트렌치, 상기 n 형에피층위 및상기트렌치내에배치되어있는쇼트키전극, 그리고상기 n+ 형탄화규소기판의제2면에배치되어있는오믹전극을포함하고, 상기쇼트키전극은제1 쇼트키전극과상기제1 쇼트키전극으로부터돌출된제2 쇼트키전극을포함하고, 상기제1 쇼트키전극은상기 n 형에피층위에배치되어있고, 상기제2 쇼트키전극은상기트렌치내에배치되어있다.

    Abstract translation: 根据本发明实施例的肖特基势垒二极管包括布置在n +型碳化硅的第一表面上的n型外延层，n型外延层布置在n型外延层上，p + 布置在n型外延层中的区域，穿过n型外延层并形成在每个p +区域中的沟槽，布置在n型外延层和沟槽上的肖特基电极和欧姆电极 其布置在n +碳化硅的第二表面上。 肖特基电极包括从第一肖特基电极突出的第一肖特基电极和第二肖特基电极。 第一肖特基电极配置在n型epi层上。 第二肖特基电极布置在沟槽中。

    반도체 소자 및 그 제조 방법
    10.
    发明授权
    반도체 소자 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR101339277B1

    公开(公告)日：2013-12-09

    申请号：KR1020120148602

    申请日：2012-12-18

    Applicant: 현대자동차주식회사

    Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L29/66068 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/7813 ,  H01L29/66666 ,  H01L29/7827

    Abstract: A semiconductor device according to an embodiment of the present invention includes multiple n type pillar areas and an n- type EPI layer arranged in turn on a first side of an n+ type silicon carbide substrate; a p type EPI layer and an n+ type area arranged in turn on the n type pillar areas and the n- type EPI layer; a trench penetrating the n+ type area and p type EPI layer and arranged on the n type pillar areas and n- type EPI layer; a gate insulating film in the trench; a gate electrode on the gate insulating film; an oxide film on the gate electrode; a source electrode on the p type EPI layer, n+ area, and oxide film; and a drain electrode on a second side of the n+ type silicon carbide substrate, wherein two corner units of the trench are in contact with the n type pillar areas.

    Abstract translation: 根据本发明的实施例的半导体器件包括依次在n +型碳化硅衬底的第一侧上布置的多个n型支柱区域和n型EPI层; 在n型支柱区域和n型EPI层上依次布置p型EPI层和n +型区域; 穿透n +型区域和p型EPI层的沟槽，并布置在n型支柱区域和n-型EPI层上; 沟槽中的栅极绝缘膜; 栅极绝缘膜上的栅电极; 栅电极上的氧化物膜; p型EPI层上的源极，n +面和氧化膜; 以及在n +型碳化硅衬底的第二侧上的漏电极，其中沟槽的两个角单元与n型支柱区域接触。

Patent Agency Ranking