公开(公告)号：WO2009056478A2

公开(公告)日：2009-05-07

申请号：PCT/EP2008064272

申请日：2008-10-22

Applicant: IBM ,  BEDELL STEPHEN ,  DE SOUZA JOEL ,  REZNICEK ALEXANDER ,  SADANA DEVENDRA

Inventor： BEDELL STEPHEN ,  DE SOUZA JOEL ,  REZNICEK ALEXANDER ,  SADANA DEVENDRA

IPC: H01L21/762

CPC classification number: H01L21/76245 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02258 ,  H01L21/02337 ,  H01L21/3167

Abstract: A method of fabricating a strained semiconductor-on- insulator (SSOI) substrate is provided. The method includes first providing a structure that includes a substrate, a doped and relaxed semiconductor layer on the substrate, and a strained semiconductor layer on the doped and relaxed semiconductor layer. In the invention, the doped and relaxed semiconductor layer having a lower lattice parameter than the substrate. Next, at least the doped and relaxed semiconductor layer is converted into a buried porous layer and the structure including the buried porous layer is annealed to provide a strained semiconductor-on-insulator substrate. During the annealing, the buried porous layer is converted into a buried oxide layer.

Abstract translation: 提供一种制造应变半导体绝缘体（SSOI）衬底的方法。 该方法包括首先提供包括衬底，衬底上的掺杂和弛豫半导体层以及掺杂和弛豫半导体层上的应变半导体层的结构。 在本发明中，掺杂和松弛的半导体层具有比衬底更低的晶格参数。 接下来，至少将掺杂和松弛的半导体层转换成掩埋多孔层，并且将包括埋入多孔层的结构退火以提供应变绝缘体上半导体衬底。 在退火过程中，将埋入的多孔层转化为掩埋氧化物层。

公开(公告)号：WO2011005447A2

公开(公告)日：2011-01-13

申请号：PCT/US2010039007

申请日：2010-06-17

Applicant: IBM ,  DE SOUZA JOEL ,  HOVEL HAROLD ,  INNS DANIEL ,  KIM JEE ,  SADANA DEVENDRA

Inventor： DE SOUZA JOEL ,  HOVEL HAROLD ,  INNS DANIEL ,  KIM JEE ,  SADANA DEVENDRA

IPC: H01L31/18 ,  H01L31/068 ,  H01L31/072 ,  H01L31/078

CPC classification number: H01L31/1872 ,  H01L31/03921 ,  H01L31/068 ,  H01L31/078 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: A semiconductor is disclosed with a substrate doped with a substrate doping. There is a crystalline semiconductor layer disposed on a front side of the substrate. The crystalline semiconductor layer has a layer doping. The substrate doping changes to the layer doping within a 100 angstrom transition region. In alternative embodiments, the layer doping has novel profiles. In other alternative embodiments, the substrate has a crystalline semiconductor layers disposed on each of a front and a back side of the substrate. Each of the crystalline semiconductor layers has a respective layer doping and each of these layer dopings changes to the substrate doping within a respective transition region less than 100 angstroms thick. In still other embodiments of this invention, an amorphous silicon layer is disposed on a side of the crystalline semiconductor layer opposite the substrate. The amorphous silicon layer has an amorphous doping so that a tunnel junction is formed between the doped crystalline semiconductor layer and the amorphous layer. Manufacturing these structures at below 700 degrees Centigrade enables the narrow transition regions of the structures.

Abstract translation: 公开了一种掺杂有衬底掺杂的衬底的半导体。 在衬底的正面上设置有晶体半导体层。 晶体半导体层具有层掺杂。 衬底掺杂改变为在100埃过渡区内的层掺杂。 在替代实施例中，层掺杂具有新颖的轮廓。 在其他替代实施例中，衬底具有布置在衬底的前侧和后侧中的每一个上的晶体半导体层。 每个晶体半导体层具有相应的层掺杂并且这些层掺杂中的每一个都变为在小于100埃厚的相应过渡区域内的衬底掺杂。 在本发明的其他实施例中，非晶硅层设置在与衬底相对的晶体半导体层的一侧。 非晶硅层具有非晶掺杂，使得在掺杂的晶体半导体层和非晶层之间形成隧道结。 在700摄氏度以下制造这些结构使得结构的狭窄过渡区域成为可能。

公开(公告)号：DE112020005252T5

公开(公告)日：2022-07-21

申请号：DE112020005252

申请日：2020-11-20

Applicant: IBM

Inventor： LI NING ,  DE SOUZA JOEL ,  BEDELL STEPHEN ,  SADANA DEVENDRA

IPC: H01L45/00 ,  H01L21/82 ,  H01L27/24

Abstract: Eine untere Elektrode (110) wird auf ein Substrat (105) abgeschieden. Eine Schicht aus dielektrischem Material (115) wird auf die untere Elektrode (110) abgeschieden. In der Schicht aus dielektrischem Material (115) wird ein Loch erzeugt. Eine ablösbare Schicht (116) wird auf die Schicht aus dielektrischem Material (115) aufgeschleudert und gebrannt. Eine Photoresistschicht (117) wird auf die ablösbare Schicht (116) aufgeschleudert und gebrannt. UV-Lithographie wird durchgeführt, um eine Öffnung über dem Loch in der Schicht aus dielektrischem Material (115) zu bilden. Eine Ag-Schicht (120) wird auf der verbleibenden strukturierten Schicht aus dielektrischem Material und der Photoresistschicht (117) abgeschieden. Eine Germanium-Antimon-Tellurid(GST)-Schicht (130) wird auf die Ag-Schicht (120) abgeschieden. Eine obere Elektrode (140) wird auf die GST-Schicht (130) abgeschieden. Die Ag-Schicht (120), die GST-Schicht (130) und die obere Elektrode (140), die auf der Photoresistschicht (117) angeordnet sind, werden zusammen mit der Photoresistschicht (117) und der ablösbaren Schicht (116) entfernt.

公开(公告)号：DE112020004799T5

公开(公告)日：2022-06-15

申请号：DE112020004799

申请日：2020-10-22

Applicant: IBM

Inventor： NA YOUNG-HYE ,  KIM JANGWOO ,  ALLEN ROBERT DAVID ,  DE SOUZA JOEL ,  COLLINS JOHN ,  SADANA DEVENDRA

IPC: H01M10/0525 ,  H01M4/134 ,  H01M4/58 ,  H01M10/0568 ,  H01M10/0569

Abstract: Ein Akku enthält eine Katode mit einem Metallhalogenid und einem elektrisch leitenden Material, wobei das Metallhalogenid als aktives Katodenmaterial fungiert; eine poröse Silicium-Anode mit einer Oberfläche, die Poren mit einer Tiefe von ungefähr 0,5 Mikrometer bis ungefähr 500 Mikrometer und einem Metall auf der Oberfläche und in mindestens einigen deren Poren hat; und einen Elektrolyt, der in Kontakt mit der Anode und der Katode steht, wobei der Elektrolyt eine funktionelle Nitrilgruppe enthält.

公开(公告)号：DE112018005625T5

公开(公告)日：2020-07-16

申请号：DE112018005625

申请日：2018-11-16

Applicant: IBM

Inventor： LI NING ,  LEE YUN SEOG ,  DE SOUZA JOEL ,  SADANA DEVENDRA

IPC: H01L21/822

Abstract: Es wird eine Halbleiterstruktur bereitgestellt, welche eine nichtflüchtige Batterie enthält, die eine Gate-Vorspannung steuert und einen erhöhten Erhalt der Ausgabespannung und eine erhöhte Spannungsauflösung aufweist. Die Halbleiterstruktur kann ein Halbleitersubstrat umfassen, welches mindestens eine Kanalzone umfasst, die zwischen Source/Drain-Zonen positioniert ist. Auf der Kanalzone des Halbleitersubstrats ist ein Gate-Dielektrikumsmaterial angeordnet. Auf dem Gate-Dielektrikumsmaterial ist ein Batteriestapel angeordnet. Der Batteriestapel umfasst einen Kathodenstromkollektor, der auf dem Gate-Dielektrikumsmaterial angeordnet ist, ein Kathodenmaterial, das auf dem Kathodenstromkollektor angeordnet ist, ein erstes lonendiffusionsbarrieren-Material, das auf dem Kathodenmaterial angeordnet ist, einen Elektrolyten, der auf dem ersten Ionendiffusionsbarrieren-Material angeordnet ist, ein zweites lonendiffusionsbarrieren-Material, das auf dem Elektrolyten angeordnet ist, eine Anodenzone, die auf dem zweiten lonendiffusionsbarrieren-Material angeordnet ist, und einen Anodenstromkollektor, der auf der Anodenzone angeordnet ist.

公开(公告)号：DE112018005625B4

公开(公告)日：2021-02-11

申请号：DE112018005625

申请日：2018-11-16

Applicant: IBM

Inventor： LI NING ,  LEE YUN SEOG ,  DE SOUZA JOEL ,  SADANA DEVENDRA

IPC: H01L27/04 ,  H01L21/8258 ,  H01L27/24 ,  H01L29/49

Abstract: Halbleiterstruktur, aufweisend:ein Halbleitersubstrat (10), welches mindestens eine Kanalzone (11) umfasst, die zwischen Source/Drain-Zonen (12L, 12R) positioniert ist;ein Gate-Dielektrikumsmaterial (14), welches auf der Kanalzone des Halbleitersubstrats angeordnet ist; undeinen Batteriestapel (16), welcher auf dem Gate-Dielektrikumsmaterial angeordnet ist, wobei der Batteriestapel einen Kathodenstromkollektor (18), der auf dem Gate-Dielektrikumsmaterial angeordnet ist, ein Kathodenmaterial (20), das auf dem Kathodenstromkollektor angeordnet ist, ein erstes lonendiffusionsbarrieren-Material (22), das auf dem Kathodenmaterial angeordnet ist, einen Elektrolyten (24), der auf dem ersten lonendiffusionsbarrieren-Material angeordnet ist, ein zweites lonendiffusionsbarrieren-Material (26), das auf dem Elektrolyten angeordnet ist, eine Anodenzone (28), die auf dem zweiten lonendiffusionsbarrieren-Material angeordnet ist, und einen Anodenstromkollektor (30) aufweist, der auf der Anodenzone angeordnet ist,wobei die Anodenzone (28) eine Anhäufungszone ist, die sich während eines Lade /Wiederaufladeverfahrens bildet.