公开(公告)号：FR2974942A1

公开(公告)日：2012-11-09

申请号：FR1153902

申请日：2011-05-06

Applicant: 3D PLUS

Inventor： VAL CHRISTIAN

IPC: H01L21/56

Abstract: L'invention concerne un procédé de fabrication collective d'une plaque reconstituée qui comporte des puces présentant des plots de connexion sur une face de la puce dite face avant, qui comprend les étapes suivantes : A1) positionnement des puces sur un support adhésif, face avant sur le support, B1) dépôt d'une résine sur le support adhésif pour encapsuler les puces, puis polymérisation de la résine, C1) retrait du support adhésif, D1) réalisation d'une couche RDL côté face active. Entre les étapes A1) et B1), il comprend une étape de dépôt en phase gazeuse à la pression atmosphérique et à la température ambiante, d'une couche minérale sur le support adhésif et les puces.

公开(公告)号：FR2946795A1

公开(公告)日：2010-12-17

申请号：FR0902871

申请日：2009-06-12

Applicant: 3D PLUS

Inventor： VAL CHRISTIAN

IPC: H01L21/50 ,  H01L21/77 ,  H01L23/02 ,  H01L23/52

Abstract: L'invention concerne un procédé de fabrication d'une plaque reconstituée (100) qui comporte des puces (1) présentant des plots de connexion (10), ce procédé comprenant les étapes suivantes de : - fabrication d'une première plaque de puces (1). Il comprend en outre les étapes suivantes : - réalisation sur cette plaque d'un empilement d'au moins une couche de redistribution des plots (10) des puces sur des pistes conductrices (12) destinées à l'interconnexion des puces, cet empilement étant désigné couche RDL principale (14), - découpe de cette plaque pour obtenir des puces (1) individuelles munies chacune de leur couche RDL (14), - report des puces individuelles avec leur couche RDL (14) sur un support suffisamment rigide (20) pour rester plan lors des étapes suivantes, et muni d'une couche de colle (21), avec la couche RDL (14) sur la couche de colle (21), - dépôt d'une résine (30) pour encapsuler les puces (1 ), - polymérisation de la résine, - retrait du support rigide (20), - dépôt d'une seule couche de redistribution dite mini RDL (24) pour relier les pistes conductrices de la couche RDL (14) principale jusqu'à des contacts d'interconnexion, à travers des ouvertures (22) pratiquées dans la couche de colle (21), la plaque comportant la résine polymérisée, les puces avec leur couche de RDL, et la Mini RDL étant la plaque reconstituée (100).

公开(公告)号：FR2940521A1

公开(公告)日：2010-06-25

申请号：FR0807208

申请日：2008-12-19

Applicant: 3D PLUS

Inventor： VAL CHRISTIAN ,  COUDERC PASCAL ,  VAL ALEXANDRE

IPC: H01L23/482

Abstract: L'invention concerne un procédé de fabrication collective de modules électroniques CMS à partir d'une galette (2') à sorties métallisées comportant des composants électroniques (22, 23, 24) moulés dans de la résine (28) et sur une face, les sorties externes (26) des composants électroniques sur lesquelles est déposé un métal ou un alliage peu ou pas oxydable (21), et d'un circuit imprimé (1) muni de plots (11) en métal ou en alliage peu ou pas oxydable. Il comprend les étapes suivantes de : - découpe de la galette (2') selon des motifs prédéterminés permettant d'obtenir des composants moulés reconfigurés (30) qui comportent au moins un composant électronique, - assemblage des composants reconfigurés (30) sur le circuit imprimé (1), les sorties externes métallisées des composants reconfigurés étant disposés vis-à-vis des plots métallisés (11) du circuit imprimé et, - connexion sans apport de brasure de ces sorties externes, aux plots métallisés du circuit imprimé au moyen d'un matériau (10) à base de métal ou d'alliage peu ou pas oxydable.

公开(公告)号：DE602006009967D1

公开(公告)日：2009-12-03

申请号：DE602006009967

申请日：2006-12-19

Applicant: 3D PLUS

Inventor： VAL CHRISTIAN

IPC: H01L23/48 ,  H01L21/98 ,  H01L25/065

Abstract: The invention relates to the collective fabrication of n 3D modules. A batch of n wafers I are fabricated on one and the same plate. This step is repeated K times. The K plates are stacked. Plated-through holes are formed in the thickness of the stack. These holes are intended for connecting the slices together. The stack is cut in order to obtain the n 3D modules. The plate 10, which comprises silicon, is covered on one face 11 with an electrically insulating layer forming the insulating substrate. This face has grooves 20 that define n geometrical features, which are provided with an electronic component 1 connected to electrical connection pads 2′ placed on said face.

公开(公告)号：FR2894070B1

公开(公告)日：2008-04-11

申请号：FR0512169

申请日：2005-11-30

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN ,  LIGNIER OLIVIER

IPC: H01L21/98 ,  H01L25/065

Abstract: The module has a stack (100) of two slices (10, 30), where the slice (10) has a set of electrically conducting bumps on its face. The slice (30) comprises an electrically insulating material zone (61) passing through the thickness of the slice (30) and an electrically conducting element (3) passing through the slice (30) in the zone. The conducting element and the bumps are made of material having a determined hardness. The hardness of the material of the element (3) is lower than the hardness of the material of the bumps so that the bumps penetrate in the conducting element.

公开(公告)号：FR2884049B1

公开(公告)日：2007-06-22

申请号：FR0505926

申请日：2005-06-10

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L23/498 ,  H01L25/16 ,  H05K3/34

公开(公告)号：FR2864342A1

公开(公告)日：2005-06-24

申请号：FR0315034

申请日：2003-12-19

Applicant: 3D PLUS SA

Inventor： VAL CHRISTIAN ,  LIGNIER OLIVIER

IPC: H05K1/18 ,  H05K3/28 ,  H05K3/30 ,  H01L23/482

Abstract: The method involves transferring electronic components on the upper surface of a printed circuit (51). A resin layer (52) is deposited on the upper surface to ensure mechanical holding of the components. A wafer is surfaced in order to permit appearance of conducting zones of external outputs of the components on a connection surface (55) of the wafer, where the zones are connected. An independent claim is also included for an electronic device comprising a set of components.

公开(公告)号：FR2805082B1

公开(公告)日：2003-01-31

申请号：FR0001750

申请日：2000-02-11

Applicant: 3D PLUS SA

Inventor： VAL CHRISTIAN

IPC: H01L21/98 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H01L21/48 ,  H01L21/50

Abstract: A method of interconnection in three dimensions and to an electronic device obtained by the method. To increase the compactness of integrated circuit modules, the method stacks and adhesively bonds packages containing a chip connected to output leads by connection conductors inside each package, cuts through the packages near the chips to form a block, the conductors being flush with the faces of the block, and makes the connections on the faces of the block by metalizing and then etching the outlines of the connections. The method also applies to the matching of packages in the replacement of obsolete circuits.

公开(公告)号：FR2805082A1

公开(公告)日：2001-08-17

申请号：FR0001750

申请日：2000-02-11

Applicant: 3D PLUS SA

Inventor： VAL CHRISTIAN

IPC: H01L21/98 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H01L21/48 ,  H01L21/50

Abstract: The invention concerns a three-dimensional interconnection method and an electronic device obtained by said method. The inventive method for increasing compactness of integrated circuit modules consists in stacking and bonding (100) housings containing a chip connected to output pins with connecting conductors inside each housing; cutting (101) through the housings in the proximity of the chips to form a block, the conductors being flush with the surfaces of the block; and producing (102) the connections on the surfaces of the block by metallizing (1021) then engraving (1022) the outlines of the connections. The method is also useful for adapting replacement housings of obsolete circuits.

公开(公告)号：ES2903109T3

公开(公告)日：2022-03-31

申请号：ES19703744

申请日：2019-02-13

Applicant: 3D PLUS

Inventor： VAL CHRISTIAN

IPC: C23C18/16 ,  C23C18/32 ,  C23C18/38 ,  H01L21/288 ,  H01L21/768 ,  H05K3/18 ,  H05K3/42

Abstract: Procedimiento de deposición en fase líquida de capas metálicas en agujeros (11) de un módulo electrónico (10) dispuesto en una cámara hermética (1), a partir de un líquido químico (4) con compuestos metálicos destinados a formar una capa metálica, caracterizado porque los agujeros tienen una profundidad P y un diámetro D tales que D>80 μm y P/D > 10, y porque el procedimiento comprende al menos un ciclo (Cyc) que comprende las siguientes etapas secundarias: - M1) Presurización de la cámara hasta una presión predeterminada P0 y llenar la cámara con el líquido, - M2) Desgasificación de los agujeros mediante la presurización de la cámara a una presión reducida P1, con P1