-
公开(公告)号：KR101709172B1
公开(公告)日：2017-02-22
申请号：KR1020100118102
申请日：2010-11-25
Applicant: 삼성전자주식회사
IPC: H01L21/033 , H01L21/3213 , H01L21/311 , H01L27/02 , H01L21/768 , H01L27/108
CPC classification number: H01L21/31144 , H01L21/0337 , H01L21/32139 , H01L21/76816 , H01L27/0207 , H01L27/10855 , H01L27/10888
Abstract: 복수개의홀 패턴들을가지는반도체소자의제조방법을개시한다. 본발명의일실시예에따른반도체소자의제조방법은제1 방향으로신장되는복수개의제1 라인패턴및 제1 스페이스패턴을형성하는단계; 상기복수개의제1 라인패턴및 제1 스페이스패턴상에서제2 방향으로신장되는복수개의제2 라인패턴및 제2 스페이스패턴을형성하는단계; 상기제1 스페이스패턴과상기제2 스페이스패턴이교차하는영역에제1 홀패턴을형성하는단계; 및상기제1 라인패턴과상기제2 라인패턴이교차하는영역에제2 홀패턴을형성하는단계;를포함한다.
Abstract translation: 公开了一种制造包括多个孔图案的半导体器件的方法。 该方法包括：形成多个第一线图案和沿第一方向延伸的多个第一空间图案; 在所述多个第一线图案和所述多个第一空间图案上形成多个第二线图案和沿第二方向延伸的多个第二空间图案; 形成多个第一孔图案，其中所述多个第一空间图案和所述多个第二空间图案彼此交叉; 以及形成多个第一孔图案，其中所述多个第一线条图案和所述多个第二线条图案彼此交叉。
-
公开(公告)号：KR1020160049140A
公开(公告)日：2016-05-09
申请号：KR1020140145276
申请日：2014-10-24
Applicant: 삼성전자주식회사
IPC: H01L43/08 , G11C11/15 , H01L21/8247 , H01L27/115
CPC classification number: H01L43/12 , G11C11/161 , H01L27/228 , H01L43/08
Abstract: 본발명의일 실시예에따른자기메모리소자의제조방법은기판상에하부자성층, 터널배리어층및 상부자성층을순차적으로형성하는단계; 상기하부자성층, 상기터널배리어층및 상기상부자성층을패터닝하여자기터널접합(magnetic tunnel junction) 패턴을형성하는단계; 및상기자기터널접합패턴의측벽을덮는금속재증착물에산소이온을포함한빔(beam)을조사하는단계;를포함하고, 상기자기터널접합패턴을형성하는단계에서, 상기자기터널접합패턴의측벽을덮는금속재증착물이형성되고, 상기빔은상기금속재증착물에조사된다.
Abstract translation: 本发明公开了一种具有改善磁隧道结（MTJ）特性的磁存储器件的制造方法。 根据本发明实施例的用于制造磁存储器件的方法包括以下步骤：在衬底上依次形成下磁层，隧道势垒层和上磁层; 通过图案化下磁性层，隧道势垒层和上磁性层形成MTJ图案; 以及将包含氧离子的束辐射到覆盖所述MTJ图案的侧壁的金属沉积材料上。 在形成MTJ图案的步骤中，形成覆盖MTJ图案的侧壁的金属再沉积材料，并将光束照射到金属再沉积材料上。
-
公开(公告)号：KR1020150121600A
公开(公告)日：2015-10-29
申请号：KR1020140047693
申请日：2014-04-21
Applicant: 삼성전자주식회사
IPC: G06F9/46
CPC classification number: G06F9/4881 , G06F2209/483 , G06F2209/486 , G06F2209/509 , Y02B70/1441 , Y02D10/24
Abstract: 본발명의일 실시예에따르면, 하드웨어기반스케쥴러(scheduler) 가속기의태스크(task) 스케쥴링(scheduling) 방법에있어서, 시스템의태스크에기반하여태스크관련정보를관리하는단계, CPU로부터수신하는요청에기반하여상기태스크관련정보를업데이트하는단계, 상기업데이트된 태스크관련정보에기반하여현재실행중인태스크다음으로각 CPU에서수행될태스크후보를선택하는단계및 상기태스크후보선택결과를각 CPU에제공하는단계를포함하는것을특징으로하는방법및 이를이용하는장치를제공할수 있다.
Abstract translation: 根据本发明的一个实施例，可以提供一种基于硬件的调度器加速器的任务调度方法及其使用方法。 任务调度方法包括以下步骤：根据系统的任务管理与任务有关的信息; 根据从CPU接收到的请求更新与任务有关的信息; 基于与任务相关的更新信息，在当前执行的任务之后，选择要由每个CPU执行的任务候选; 并向每个CPU证明任务候选选择结果。
-
公开(公告)号：KR1020150117192A
公开(公告)日：2015-10-19
申请号：KR1020140103866
申请日：2014-08-11
Applicant: 삼성전자주식회사
CPC classification number: G06F3/0619 , G06F3/061 , G06F3/065 , G06F3/0652 , G06F3/0659 , G06F3/0673 , G06F9/445 , G06F9/44505 , G06F13/14 , G06F2003/0692 , G06F9/448
Abstract: 본발명은단말에서애플리케이션을실행하는방법및 장치에관한것이다. 구체적으로, 본발명은애플리케이션을런칭(Launching)할때 또는애플리케이션이실행중인상태에서실행되는속도를개선하기위한것으로애플리케이션의런칭단계에서는요청된 I/O들을미리로딩(Pre-loading)하기위해서업데이트하는방법및 장치를제공하고, 애플리케이션의런칭이후단계에서는메모리매핑정보를관리하는방법및 장치를제공한다.
Abstract translation: 本发明涉及一种在终端中执行应用的方法和装置。 特别地，本发明是提高执行或启动应用的速度。 在启动应用程序的步骤中，提供了用于预加载所需I / O的更新方法和装置。 在启动应用程序的步骤之后，提供了一种用于管理存储器映射信息的方法和装置。
-
公开(公告)号：KR1020150097136A
公开(公告)日：2015-08-26
申请号：KR1020140018328
申请日：2014-02-18
Applicant: 삼성전자주식회사
IPC: H01L43/02
CPC classification number: H01L43/12 , H01L27/222 , H01L27/228 , H01L43/08
Abstract: 자기 메모리 소자를 위한 자기 터널 접합 구조물을 형성하기 위하여, 기판 상에 제1 희생막, 식각 저지막 및 제2 희생막을 순차적으로 형성하고 그것들을 관통하는 홀들을 형성한다. 상기 홀들 내부에 하부 전극들을 형성한다. 상기 제1 및 제2 희생막은 제거하고, 상기 식각 저지막의 일부를 식각하여, 상기 하부 전극들 상부 측벽을 둘러싸는 식각 저지막 패턴들을 형성한다. 상기 하부 전극들 사이에 에어 패드를 생성하면서 상기 식각 저지막 패턴들 사이에 상부 절연막 패턴을 형성한다. 상기 하부 전극들, 식각 저지막 패턴들 및 상부 절연막 패턴 상에 제1 자성막, 터널 베리어막, 제2 자성막 및 상부 전극막을 형성한다. 또한, 상기 상부 전극막, 제2 자성막, 터널 베리어막, 제1 자성막, 상부 절연막 패턴 및 식각 저지막 패턴을 식각하여 상기 하부 전극들과 접촉하고, 제1 자성 패턴, 터널 베리어 패턴, 제2 자성 패턴 및 상부 전극을 포함하는 자기 터널 접합 구조물들을 형성한다. 상기 방법에 의하면, 자기 터널 접합 구조물간의 쇼트 불량이 억제된다.
Abstract translation: 为了形成用于磁存储器件的磁性隧道结结构，在衬底上依次形成第一牺牲层，蚀刻停止层和第二牺牲层。 形成穿透它们的孔。 下部电极形成在孔中。 去除第一和第二牺牲层。 蚀刻停止层的一部分被蚀刻。 形成围绕下部电极的上侧壁的蚀刻停止层图案。 在下部电极之间产生气垫。 在蚀刻停止层图案之间形成绝缘层图案。 在下电极，蚀刻停止层图案和上绝缘层图案上形成第一磁性层，隧道势垒层，第二磁性层和上电极层。 此外，蚀刻上电极，第二磁性层，隧道势垒层，第一磁性层，上绝缘层图案和蚀刻停止层图案，使得磁性隧道结结构接触下电极。 磁性隧道结结构包括第一磁性图案，隧道势垒图案，第二磁性图案和上部电极。 通过该方法，可以防止磁性隧道结结构之间的短的误差。
-
Patent Agency Ranking
公开(公告)号：KR101497546B1
公开(公告)日：2015-03-03
申请号：KR1020080110031
申请日：2008-11-06
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76897 , H01L21/76831
Abstract: 셀프 얼라인 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법을 개시한다. 반도체 장치의 제조방법은 먼저 반도체 기판상에 절연막을 형성한다. 상기 절연막을 식각하여, 상기 반도체 기판의 일부분과 상기 절연막의 측벽을 노출시키는 콘택홀을 형성한다. 상기 절연막의 상기 노출된 측벽중 적어도 일부분에 스페이서를 형성한다. 이어서, 세정공정을 진행한다.
상기 절연막은 상기 반도체 기판상에 형성된 도펀트가 도핑된 하부 절연막; 및 상기 하부 절연막상에 형성된 도펀트가 도핑되지 않은 상부 절연막을 포함할 수 있다.-
公开(公告)号：KR101487771B1
公开(公告)日：2015-01-30
申请号：KR1020070080479
申请日：2007-08-10
Applicant: 삼성전자주식회사
CPC classification number: H04N7/152 , H04N7/147 , H04N2007/145
Abstract: 본 발명은 휴대용 단말기의 영상 통화 기능 가운데 약전계 상황에 따른 영상 정보를 복구하기 위한 방법 및 장치에 관한 것으로, 수신하고자 하는 인트라 프레임을 저장하기 위한 버퍼의 갯 수를 결정하여 비디오 고속 업데이트 신호와 함께 수신 단말기로 전송하는 과정과, 상기 수신 단말기로부터 수신하는 인트라 프레임을 저장하여 영상 정보를 획득하는 과정과, 상기 획득한 영상 정보를 이용하여 영상 프레임을 생성하는 과정을 포함하여 기존의 화상통화 시스템에서 제공하는 비디오 고속 업데이트 기술을 확장함으로써, 더욱더 선명한 화질의 영상 정보를 제공할 수 있다
화상 통신, 영상 정보, VFU(Video Fast Update), 영상 복구-
公开(公告)号：KR101470499B1
公开(公告)日：2014-12-08
申请号：KR1020080136305
申请日：2008-12-30
Applicant: 삼성전자주식회사
IPC: H04B1/40 , G06F3/0481 , G06F17/00
CPC classification number: G06F8/38
Abstract: 본발명은휴대용단말기에서위젯을생성하기위한장치및 방법에관한것으로, 특히휴대용단말기의사용자가위젯을사용할경우, 직접원하는형태의위젯을제작하기위한장치및 방법에관한것으로위젯생성에필요한빌딩블록을포함하는위젯생성화면에서사용자가선택한빌딩블록에해당하는데이터의태그를생성하고, 상기빌딩블록과태그를포함하는위젯코드를생성하는위젯생성부를포함하는것을특징으로한다.
-
公开(公告)号：KR1020140066016A
公开(公告)日：2014-05-30
申请号：KR1020120133195
申请日：2012-11-22
Applicant: 삼성전자주식회사
IPC: G11C11/15 , H01L27/115 , H01L21/8247
CPC classification number: G11C11/161 , G11C11/15 , H01L27/222 , H01L43/08 , H01L43/12
Abstract: A magnetic memory device is provided. Memory cells on a substrate and bit lines on the memory cells are provided. Each of the memory cells comprises: a free layer which is separated from free layers of adjacent memory cells by an interlayer insulating film on the substrate; a tunnel insulating film on the free layer; and a reference layer which is provided on the tunnel insulating layer and extends onto the free layers of the adjacent memory cells along the bit lines.
Abstract translation: 提供磁存储器件。 提供了衬底上的存储单元和存储单元上的位线。 每个存储单元包括：通过衬底上的层间绝缘膜与相邻存储单元的自由层分离的自由层; 自由层上的隧道绝缘膜; 以及参考层，其设置在隧道绝缘层上并沿着位线延伸到相邻存储单元的自由层上。
-
公开(公告)号：KR1020130004680A
公开(公告)日：2013-01-14
申请号：KR1020110065875
申请日：2011-07-04
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10888 , H01L21/76897 , H01L27/10855 , H01L27/10876 , H01L27/108 , H01L27/105 , H01L29/78
Abstract: PURPOSE: A method for manufacturing a DRAM device is provided to obtain a high contact property by forming a pad electrode through the patterning of a line shaped conductive pattern to suppress damage to a contact surface. CONSTITUTION: A buried gate(110) is extended in a first direction and is formed on a substrate(100). A capping insulation pattern(112a) protruding to the upper side of the substrate is formed on the buried gate. A conductive pattern is contacted with the surface of the substrate. An interlayer dielectric layer covering the conductive pattern and the capping insulation pattern is formed. An isolated first pad electrode(116a) is contacted with a first region of the substrate.
Abstract translation: 目的：提供一种用于制造DRAM器件的方法，通过通过图案化线状导电图案形成焊盘电极以抑制对接触表面的损伤来获得高接触特性。 构成：埋置栅极（110）在第一方向上延伸并且形成在衬底（100）上。 在掩埋栅极上形成有突起于基板上侧的封盖绝缘图案（112a）。 导电图案与基板的表面接触。 形成覆盖导电图案和封盖绝缘图案的层间绝缘层。 隔离的第一焊盘电极（116a）与衬底的第一区域接触。
-
-
-
-
-
-
-
-
-
Search Results
223
records
(took 0.033 seconds)
