유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
    92.
    发明公开
    유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 失效
    制造半导体器件的方法,以提高电介质的电气特性

    公开(公告)号:KR1020070059707A

    公开(公告)日:2007-06-12

    申请号:KR1020050118884

    申请日:2005-12-07

    Abstract: A method for fabricating a semiconductor device is provided to improve electrical characteristics, such as a leakage current characteristic, by processing an oxygen plasma treatment on a high dielectric film employed as a gate dielectric film. A high dielectric film(105a) is formed on a semiconductor substrate(100), and the semiconductor substrate having the high dielectric film is subjected to an oxygen plasma treatment. An electrode is formed on the oxygen plasma treated high dielectric film. The semiconductor substrate is formed of a material comprising one of silicon, germanium, or silicon-germanium. The high dielectric film is made of a metal oxide or a metal silicate. An interface layer(102) is formed on the semiconductor substrate before depositing the high dielectric film.

    Abstract translation: 提供一种用于制造半导体器件的方法,通过在用作栅极电介质膜的高电介质膜上处理氧等离子体处理来改善电特性,例如漏电流特性。 在半导体衬底(100)上形成高电介质膜(105a),对具有高电介质膜的半导体衬底进行氧等离子体处理。 在氧等离子体处理的高介电膜上形成电极。 半导体衬底由包括硅,锗或硅 - 锗中的一种的材料形成。 高介电膜由金属氧化物或金属硅酸盐制成。 在沉积高介电膜之前,在半导体衬底上形成界面层(102)。

    원자층 증착을 이용하여 기판 상에 하프늄 질화막을형성하는 방법
    95.
    发明公开
    원자층 증착을 이용하여 기판 상에 하프늄 질화막을형성하는 방법 无效
    使用原子层沉积在基底上形成氮化镓层的方法

    公开(公告)号:KR1020060027087A

    公开(公告)日:2006-03-27

    申请号:KR1020040075918

    申请日:2004-09-22

    CPC classification number: C23C16/45542 C07F7/006 C23C16/34 C23C16/45553

    Abstract: 기판 상에 하프늄 질화막을 형성하는 방법에 있어서, 먼저 기판 상으로 하프늄을 포함하는 전구체 소스 가스를 공급하여 상기 기판 상에 전구체 박막을 형성하고, 퍼지 가스를 이용하여 상기 전구체 박막 상에 물리적으로 흡착된 전구체를 제거한다. 이어서, 상기 전구체 박막으로 질화 가스를 공급하여 상기 기판 상에 원자층 단위의 하프늄 질화막을 형성하고, 퍼지 가스를 이용하여 반응 부산물을 제거한다. 따라서, 기판 상에 우수한 단차 도포성을 갖는 하프늄 질화막을 형성할 수 있다.

    원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
    96.
    发明公开
    원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 失效
    原子层堆叠方法,使用其的栅极结构的制造方法以及电容器的制造方法

    公开(公告)号:KR1020060008563A

    公开(公告)日:2006-01-27

    申请号:KR1020040056865

    申请日:2004-07-21

    Abstract: Methods of forming a thin film include applying a first reactant to a substrate, chemisorbing a first portion of the first reactant and physisorbing a second portion of the first reactant on the substrate, applying a first oxidizer to the substrate, chemically reacting the first oxidizer with the first portion of the first reactant to form a first solid material on the substrate, applying a second reactant to the first solid material, chemisorbing a first portion of the second reactant and physisorbing a second portion of the second reactant on the first solid material, applying a second oxidizer to the first solid material; and chemically reacting the second oxidizer with the first portion of the second reactant to form a second solid material on the first solid material.

    Abstract translation: 在原子层沉积方法中,第一引入TEMAH到衬底作为反应物,其中,所述第一反应材料和化学吸附在基片上的第一部分,第二部分是吸附体的顶部后。 然后第一反应物的第一部分和氧化剂发生化学反应。 结果,在衬底上形成含有氧化铪的第一固体材料。 随后,在将TEMAS作为第二反应物引入第一固体物质的上部之后,第二反应物的第一部分被化学吸附到第一固体物质上,并且第二部分被物理吸附 。 然后,第二反应物的第一部分和氧化剂发生化学反应。 结果,在第一固态材料上形成含有氧化硅的第二固相材料。 因此,在衬底上形成含有铪硅氧化物即铪硅氧化物膜的固体薄膜。

    실리콘층과 유전막 사이에 확산방지막을 구비하는 반도체장치의 제조 방법
    97.
    发明公开
    실리콘층과 유전막 사이에 확산방지막을 구비하는 반도체장치의 제조 방법 无效
    制造包含硅层和介质层之间的扩散阻挡层的半导体器件的方法

    公开(公告)号:KR1020050045752A

    公开(公告)日:2005-05-17

    申请号:KR1020030079926

    申请日:2003-11-12

    Inventor: 박홍배

    Abstract: 실리콘층과 유전막 사이에 확산방지막을 구비하는 반도체 장치의 제조 방법을 제공한다. 이를 위해, 실리콘층을 갖는 반도체 기판을 마련한다. O
    3 를 이용하여 상기 실리콘층과 반응시켜 확산방지막을 형성한다. 상기 확산방지막 상에 유전막을 형성한다.

    굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법
    99.
    发明公开
    굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법 无效
    具有卷绕容器形状的较低电极的电容器及其形成方法

    公开(公告)号:KR1020000001619A

    公开(公告)日:2000-01-15

    申请号:KR1019980021961

    申请日:1998-06-12

    Inventor: 강창석 박홍배

    Abstract: PURPOSE: A capacitor of a semiconductor device and a method of forming the capacitor are provided to maximize a surface area of a lower electrode. CONSTITUTION: The method of forming a capacitor comprises the steps of: forming a contact plug(20) for connecting a semiconductor substrate and a lower electrode in an interlayer insulating layer(18) on the semiconductor substrate(10); depositing at least tow material layers(30, 33, 36) of different etch characteristic from each other above the semiconductor substrate(10) to pattern the deposited material layers; etching the result by use of etch solutions or gases having different etch rate to form the prominence and depression at a profile of the deposited material layers; forming a lower electrode layer(40) on the result; removing the lower electrode layer(40) formed on the top of an uppermost one of the material layers; forming a dielectric layer(50) on the result; and forming an upper electrode(60) on the entire surface of the result, whereby the prominence and depression has a 'da shape.

    Abstract translation: 目的:提供半导体器件的电容器和形成电容器的方法以使下电极的表面积最大化。 构成:形成电容器的方法包括以下步骤:形成用于连接半导体衬底(10)上的层间绝缘层(18)中的半导体衬底和下电极的接触插塞(20)。 在半导体衬底(10)上沉积至少具有不同蚀刻特性的丝束层(30,33,36),以对沉积的材料层进行图案化; 通过使用具有不同蚀刻速率的蚀刻溶液或气体来蚀刻结果,以在沉积的材料层的轮廓上形成凸起和凹陷; 在结果上形成下电极层(40); 去除形成在最上面的材料层的顶部上的下电极层(40); 在所述结果上形成电介质层(50); 并且在结果的整个表面上形成上电极(60),由此突出和凹陷具有“da”形状。

    에프 램(FRAM) 셀의 제조방법
    100.
    发明授权
    에프 램(FRAM) 셀의 제조방법 失效
    框架细胞的制造方法

    公开(公告)号:KR100219510B1

    公开(公告)日:1999-09-01

    申请号:KR1019960080071

    申请日:1996-12-31

    Abstract: FRAM 셀의 제조방법에 대하여 개시한다. 이 방법은, 스위칭소자인 트랜지스터가 형성된 반도체기판 전면에 층간절연막 및 강유전체의 형성이 용이한 제1절연막을 차례로 형성하는 단계와, 상기 층간절연막 및 제1절연막에, 상기 트랜지스터의 소오스전극의 일부분이 노출되도록 콘택 홀을 형성하는 단계와, 상기 콘택 홀에 도전성 플러그를 형성하는 단계와, 상기 도전성 플러그와 연결되는 캐패시터의 하부전극을 형성하는 단계와, 상기 하부전극이 형성된 결과물 전면에 유전체막 및 도전물질을 차례로 형성하는 단계와, 상기 도전물질위에 소정 크기의 식각마스크를 적용하여 라인형의 캐패시터 상부전극을 형성하는 단계를 구비하여 이루어진 것을 특징한다. 즉, 캐패시터의 상부전극을 라인형으로 형성함으로써 따로 플레이트 라인 형성을 위한 금속배선과 상부전극의 스트링을 위한 콘택을 형성할 필요가 없으므로 공정 단순화 측면으로도 유리할 뿐만 아니라 후속 공정 진행에 따른 손상 억제가 가능하여 캐패시터의 잔류분극 특성이 열화되는 것을 억제할 수 있다.

Patent Agency Ranking