Abstract:
유전막의 전기적 특성 향상을 위한 반도체 소자의 제조 방법을 제공한다. 본 발명은 반도체 기판 상에 고유전막을 형성하고 산소 플라즈마 처리를 실시한다. 산소 플라즈마 처리 (O2 plasma treatment)으로 인하여 고유전막의 전기적 특성을 개선시킬 수 있다.
Abstract:
A method for fabricating a semiconductor device is provided to improve electrical characteristics, such as a leakage current characteristic, by processing an oxygen plasma treatment on a high dielectric film employed as a gate dielectric film. A high dielectric film(105a) is formed on a semiconductor substrate(100), and the semiconductor substrate having the high dielectric film is subjected to an oxygen plasma treatment. An electrode is formed on the oxygen plasma treated high dielectric film. The semiconductor substrate is formed of a material comprising one of silicon, germanium, or silicon-germanium. The high dielectric film is made of a metal oxide or a metal silicate. An interface layer(102) is formed on the semiconductor substrate before depositing the high dielectric film.
Abstract:
기판 상에 하프늄 질화막을 형성하는 방법에 있어서, 먼저 기판 상으로 하프늄을 포함하는 전구체 소스 가스를 공급하여 상기 기판 상에 전구체 박막을 형성하고, 퍼지 가스를 이용하여 상기 전구체 박막 상에 물리적으로 흡착된 전구체를 제거한다. 이어서, 상기 전구체 박막으로 질화 가스를 공급하여 상기 기판 상에 원자층 단위의 하프늄 질화막을 형성하고, 퍼지 가스를 이용하여 반응 부산물을 제거한다. 따라서, 기판 상에 우수한 단차 도포성을 갖는 하프늄 질화막을 형성할 수 있다.
Abstract:
Methods of forming a thin film include applying a first reactant to a substrate, chemisorbing a first portion of the first reactant and physisorbing a second portion of the first reactant on the substrate, applying a first oxidizer to the substrate, chemically reacting the first oxidizer with the first portion of the first reactant to form a first solid material on the substrate, applying a second reactant to the first solid material, chemisorbing a first portion of the second reactant and physisorbing a second portion of the second reactant on the first solid material, applying a second oxidizer to the first solid material; and chemically reacting the second oxidizer with the first portion of the second reactant to form a second solid material on the first solid material.
Abstract:
PURPOSE: A method of forming a high dielectric layer using an atomic layer deposition method and a method of manufacturing a capacitor having the high dielectric layer are provided to improve leakage current characteristics by reducing defects in the high dielectric layer. CONSTITUTION: A precursor including metal elements is supplied and a purging process is performed. An oxidizing agent is supplied and a purging process is performed. A reaction source including a nitrogen element is supplied and a purging process is performed. The precursor including metal elements is formed with an Hf precursor and a high dielectric layer is formed with an HfON layer.
Abstract:
PURPOSE: A capacitor of a semiconductor device and a method of forming the capacitor are provided to maximize a surface area of a lower electrode. CONSTITUTION: The method of forming a capacitor comprises the steps of: forming a contact plug(20) for connecting a semiconductor substrate and a lower electrode in an interlayer insulating layer(18) on the semiconductor substrate(10); depositing at least tow material layers(30, 33, 36) of different etch characteristic from each other above the semiconductor substrate(10) to pattern the deposited material layers; etching the result by use of etch solutions or gases having different etch rate to form the prominence and depression at a profile of the deposited material layers; forming a lower electrode layer(40) on the result; removing the lower electrode layer(40) formed on the top of an uppermost one of the material layers; forming a dielectric layer(50) on the result; and forming an upper electrode(60) on the entire surface of the result, whereby the prominence and depression has a 'da shape.
Abstract:
FRAM 셀의 제조방법에 대하여 개시한다. 이 방법은, 스위칭소자인 트랜지스터가 형성된 반도체기판 전면에 층간절연막 및 강유전체의 형성이 용이한 제1절연막을 차례로 형성하는 단계와, 상기 층간절연막 및 제1절연막에, 상기 트랜지스터의 소오스전극의 일부분이 노출되도록 콘택 홀을 형성하는 단계와, 상기 콘택 홀에 도전성 플러그를 형성하는 단계와, 상기 도전성 플러그와 연결되는 캐패시터의 하부전극을 형성하는 단계와, 상기 하부전극이 형성된 결과물 전면에 유전체막 및 도전물질을 차례로 형성하는 단계와, 상기 도전물질위에 소정 크기의 식각마스크를 적용하여 라인형의 캐패시터 상부전극을 형성하는 단계를 구비하여 이루어진 것을 특징한다. 즉, 캐패시터의 상부전극을 라인형으로 형성함으로써 따로 플레이트 라인 형성을 위한 금속배선과 상부전극의 스트링을 위한 콘택을 형성할 필요가 없으므로 공정 단순화 측면으로도 유리할 뿐만 아니라 후속 공정 진행에 따른 손상 억제가 가능하여 캐패시터의 잔류분극 특성이 열화되는 것을 억제할 수 있다.