-
公开(公告)号：FR3118234A1
公开(公告)日：2022-06-24
申请号：FR2013623
申请日：2020-12-18
Inventor： MOISUC DIANA , EICHWALD CHRISTOPHE
IPC: G06F21/75 , G06F12/14 , G06F21/78 , G06F21/87 , G06K19/073
Abstract: Procédé de détection d’extraction linéaire d’information dans une unité de traitement utilisant un pointeur d’instruction (PC). Le procédé comprend une surveillance des valeurs (PCn, PCn-1) du pointeur d’instruction, une détermination d’un nombre d’incrémentations consécutives d’une quantité constante sur les valeurs du pointeur d’instruction, et une génération d’un signal de détection (LCEdetec) si ledit nombre est supérieur ou égal à un seuil de détection (Th). Figure pour l’abrégé : Fig 3
-
公开(公告)号：FR3112897A1
公开(公告)日：2022-01-28
申请号：FR2007922
申请日：2020-07-27
Inventor： COGONI DEBORAH , AUCHERE DAVID , SCHWARTZ LAURENT , LAPORTE CLAIRE
Abstract: Dispositif de régulation d’une tension d’un courant électrique alimentant un circuit intégré reposant sur un substrat. Le circuit intégré comprend une borne de masse et une borne d’alimentation aptes à recevoir le courant électrique. Le dispositif de régulation comprend un premier capot recouvrant le circuit intégré, un deuxième capot recouvrant le circuit intégré. Le premier capot est relié électriquement à la borne d’alimentation du circuit intégré. Le deuxième capot est relié électriquement à la borne de masse du circuit intégré. Le premier capot et le deuxième capot sont reliés entre eux par une liaison capacitive. Figure pour l’abrégé : Figures 4-a et 4-b
-
公开(公告)号：FR3112653A1
公开(公告)日：2022-01-21
申请号：FR2007423
申请日：2020-07-15
Inventor： AUVRAY ETIENNE , MELIS TOMMASO , SIRITO-OLIVIER PHILIPPE
IPC: H01L23/58 , G01R31/303 , H01L33/00
Abstract: Selon un aspect, il est proposé un circuit intégré comprenant : - des modules électroniques (ME), chaque module électronique étant configuré pour générer en sortie une tension de fonctionnement qui lui est propre lors d’un fonctionnement normal de ce module électronique, - au moins un circuit électronique de contrôle (CC) comprenant un composant électronique émissif (EEC), chaque circuit électronique de contrôle (CC) étant disposé en sortie d’un module électronique (ME), ledit au moins un circuit électronique de contrôle (CC) et son composant électronique émissif (EEC) étant configurés de façon à permettre au composant électronique émissif (EEC) d’émettre un rayonnement lumineux en fonction de la tension en sortie de ce module électronique (ME) par rapport à ladite tension de fonctionnement, le circuit intégré étant configuré de sorte que le rayonnement lumineux pouvant être émis par ledit composant électronique émissif (EEC) puisse se diffuser jusqu’à une face extérieure du circuit intégré. Figure pour l’abrégé : Figure 1
-
公开(公告)号：FR3107629A1
公开(公告)日：2021-08-27
申请号：FR2001754
申请日：2020-02-21
Inventor： MARCHAND BENOIT , QUERINO DE CARVALHO HAMILTON , MANGANO DANIELE , LEOTTA SANTO
Abstract: Compensation de dérive La présente description concerne un procédé de commande d’un dispositif comprenant un circuit oscillant, configuré pour fournir un signal d’horloge à un circuit radiofréquence, et une antenne, dans lequel l’activation du passage du signal du circuit vers l’antenne est retardée par rapport à un instant à partir duquel un amplificateur de puissance du circuit est activé. Figure pour l'abrégé : Fig. 3
-
105.发明专利
公开(公告)号：FR3106910A1
公开(公告)日：2021-08-06
申请号：FR2000996
申请日：2020-01-31
Inventor： PELISSIER GILLES , ANQUET NICOLAS , LE-GOASCOZ DELPHINE
Abstract: L’invention concerne un circuit intégré comprenant un environnement matériel sécurisé (EMS) comprenant : - une première entrée pour recevoir un numéro de clé (IV),- un dispositif de génération de clé (SK_GEN2) pour générer une clé secrète (SK) à partir du numéro de clé (IV) et d’une clé unique (HUK),- un dispositif (TAG_GEN2) de génération de signature associée au numéro de clé (IV), - une deuxième entrée pour recevoir des données binaires chiffrées (E_DAT),- un dispositif de déchiffrement (DCH) configuré pour déchiffrer lesdites données binaires chiffrées (E_DAT) en utilisant la clé secrète (SK), - une troisième entrée configurée pour recevoir une signature d’authentification (EXP_TAG), - un dispositif d’authentification (AUT) configuré pour autoriser l’utilisation de la clé secrète (SK) pour déchiffrer lesdites données binaires chiffrées (E_DAT) si la signature (TAG) générée par le dispositif (TAG_GEN2) de génération de signature est identique à la signature d’authentification (EXP_TAG). Figure pour l’abrégé : Figure 4
-
Patent Agency Ranking
公开(公告)号：DE102018112509B4
公开(公告)日：2021-07-22
申请号：DE102018112509
申请日：2018-05-24
Applicant: ST MICROELECTRONICS ALPS SAS , ST MICROELECTRONICS SA
Inventor： MAZOYER YVES , GALY PHILIPPE , SIRITO-OLIVIER PHILIPPE
IPC: H01L23/60 , H02H9/04 , H03K17/08 , H03K17/687
Abstract: Schaltung (100), die Folgendes umfasst:ein Leistungs-MOSFET-Bauteil (102), das eine Gate-Klemme, eine Source-Klemme und eine Drain-Klemme hat;ein Erfassungs-MOSFET-Bauteil (110), das eine Gate-Klemme, eine Source-Klemme und eine Drain-Klemme hat;einen Widerstand (132), der eine erste Klemme hat, die mit der Gate-Klemme des Leistungs-MOSFET-Bauteils (102) gekoppelt ist,-und eine zweite Klemme, die mit der Gate-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist;eine Zenerdiode (134), die eine Anodenklemme hat, die mit der Source-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist, und eine Kathodenklemme, die mit der Gate-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist, undeine Begrenzungsdiode (136), die eine Anodenklemme hat, die mit der Source-Klemme des Erfassungs-MOSFET-Bauteils (110) gekoppelt ist, und eine Kathodenklemme, die mit der Gate-Klemme des Leistungs-MOSFET-Bauteils (102) gekoppelt ist,wobei eine Durchbruchspannung der Zenerdiode (134) kleiner ist als eine Begrenzungsspannung der Begrenzungsdiode.
-
公开(公告)号：FR3105629A1
公开(公告)日：2021-06-25
申请号：FR1914965
申请日：2019-12-19
Applicant: ST MICROELECTRONICS ROUSSET , ST MICROELECTRONICS ALPS SAS
Inventor： MERCIER JULIEN , NONIER PASCAL
IPC: H02J50/80
Abstract: Procédé de gestion d’alimentation La présente description concerne un procédé de gestion d’alimentation d’un ou plusieurs premiers éléments par un deuxième élément d’un même premier dispositif, comprenant les étapes consistant à : envoyer, à un deuxième dispositif, une demande d’extension de temps (WTX) ; évaluer, pendant l’extension de temps, une puissance disponible à partir d’un champ électromagnétique rayonné par le deuxième dispositif ; et adapter l’alimentation du deuxième élément et du ou des premiers éléments en fonction de la puissance disponible. Figure pour l'abrégé : Fig. 7
-
公开(公告)号：FR3103585A1
公开(公告)日：2021-05-28
申请号：FR1913126
申请日：2019-11-22
Applicant: STMICROELECTRONICS GRAND OUEST SAS , ST MICROELECTRONICS ROUSSET , ST MICROELECTRONICS ALPS SAS
Inventor： OLSON DANIEL , PALLARDY LOIC , ANQUET NICOLAS
Abstract: Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves. Une première ressource esclave particulière (PH4) coopère avec un élément (EL4) du système sur puce, par exemple un générateur de signal d’horloge, et cet élément EL4 a les mêmes droits d’accès que ceux de la première ressource esclave particulière correspondante. Figure pour l’abrégé : Fig 19
-
公开(公告)号：FR3103584A1
公开(公告)日：2021-05-28
申请号：FR1913127
申请日：2019-11-22
Applicant: ST MICROELECTRONICS ALPS SAS , STMICROELECTRONICS GRAND OUEST SAS , ST MICROELECTRONICS ROUSSET
Inventor： PALLARDY LOIC , ANQUET NICOLAS , DAVIDESCU DRAGOS
Abstract: Système sur puce, comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et les moyens de traitement étant en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe (DBT) à accéder, en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3085549B1
公开(公告)日：2021-05-14
申请号：FR1857847
申请日：2018-08-31
Inventor： BAUDOT CHARLES , GUERBER SYLVAIN , LE MAITRE PATRICK
Abstract: La présente description concerne un guide d'onde (1) comprenant un premier ruban (101) et deux bandes latérales (103, 105) de part et d'autre du premier ruban, les deux bandes étant moins épaisses ou interrompues le long d'une portion intermédiaire (101A) du ruban.
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.034 seconds)
