-
公开(公告)号：FR3012656A1
公开(公告)日：2015-05-01
申请号：FR1360620
申请日：2013-10-30
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： CAUBET PIERRE , GROS-JEAN MICHAEL
Abstract: Dispositif de mémoire comprenant au moins une cellule-mémoire (1) comportant un transistor d'accès (T) et un moyen de stockage d'une information. Le moyen de stockage (1) comprend deux électrodes (2 et 3) configurées pour posséder au moins deux états optoélectroniques différents correspondant respectivement à au moins deux valeurs de l'information et pour passer d'un état optoélectronique à un autre en présence d'un signal de commande externe au moyen de stockage, les états optoélectroniques étant naturellement stables en l'absence de signal de commande, et un électrolyte (4) solide compris entre les deux électrodes (2 et 3).
-
公开(公告)号：FR3012258A1
公开(公告)日：2015-04-24
申请号：FR1360303
申请日：2013-10-23
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： BARGE DAVID , GARNIER PHILIPPE , CAMPIDELLI YVES
IPC: H01L21/77 , H01L21/335 , H01L21/8234 , H01L27/12
Abstract: Circuit intégré comprenant au moins un transistor du type NMOS (TRN) et au moins un transistor du type PMOS (TRP) sur respectivement des zones différentes (10, 11) d'un substrat du type silicium sur isolant, chaque transistor (TRP, TRN) comprenant au dessus du substrat une région de grille (RGP, RGN) deux régions isolantes latérales multicouches (40-42, 50-52) s'appuyant respectivement sur deux flancs de la région de grille, reposant sur le substrat et comportant chacune une portion inclinée (44, 54) s'évasant en s'éloignant du substrat, une région de source et une région de drain comportant chacune un bloc semiconducteur (6, 8) reposant sur le substrat, séparé du flanc correspondant de la région de grille par la région isolante latérale correspondante et possédant une portion inclinée (60, 80) s'appuyant sur la portion inclinée (44, 54) de ladite région latérale isolante.
-
公开(公告)号：FR3003685B1
公开(公告)日：2015-04-17
申请号：FR1352535
申请日：2013-03-21
Inventor： BOEUF FREDERIC , WEBER OLIVIER
IPC: H01L21/02 , H01L21/335 , H01L29/772
-
公开(公告)号：FR3011382A1
公开(公告)日：2015-04-03
申请号：FR1359365
申请日：2013-09-27
Inventor： BARNOLA SEBASTIEN , MORAND YVES , NIEBOJEWSKI HEIMANU
IPC: H01L21/336 , H01L29/78
Abstract: L'invention concerne un procédé de réalisation d'un circuit intégré sur un substrat comportant les étapes suivantes : - réalisation d'un empilement de grille à la surface d'une zone active, comportant les sous-étapes suivantes : • dépôt d'une couche d'un premier diélectrique ; • dépôt d'une couche conductrice de grille ; • dépôt d'une couche d'un premier métal ; • dépôt d'une couche d'un deuxième métal ; • dépôt d'une couche d'un deuxième diélectrique ; - gravure partielle de l'empilement de grille pour la formation d'une zone de grille sur zone active ; - réalisation d'espaceurs isolants de part et d'autre de la zone de grille sur zone active ; - réalisation de zones de source et de drain ; - réalisation de zones de siliciuration à la surface des zones de source et de drain ; - gravure, sur la zone de grille sur zone active, de la deuxième couche de diélectrique et de la couche du deuxième métal avec arrêt sur la couche du premier métal, de manière à former une cavité entre les espaceurs isolants ; - réalisation d'un bouchon de protection à la surface de la couche du premier métal de la zone de grille sur zone active, le bouchon de protection venant combler la cavité.
-
公开(公告)号：FR3011346A1
公开(公告)日：2015-04-03
申请号：FR1359558
申请日：2013-10-02
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： MANOUVRIER JEAN-ROBERT , BOEUF FREDERIC
IPC: G02F1/025
Abstract: L'invention est relative à un déphaseur électro-optique configuré pour être disposé dans un guide d'onde optique (12), comprenant une nervure (WG) en matériau semi-conducteur , agencée dans le prolongement du guide d'onde ; une structure de commande configurée pour modifier la concentration de charges dans la nervure en fonction d'une tension de commande (VC) appliquée entre des première et deuxième bornes de commande (A, C) du déphaseur. La structure de commande comprend une couche conductrice (18-1) couvrant une partie de la nervure et reliée électriquement à une première des bornes de commande (C) ; et une couche d'isolant (20) agencée pour isoler la couche conductrice électriquement de la nervure.
-
Patent Agency Ranking106.发明专利
公开(公告)号：FR3010795A1
公开(公告)日：2015-03-20
申请号：FR1359017
申请日：2013-09-19
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： SALIGANE MEDHI , DUMETTIER VINCENT
IPC: G01R31/3187
Abstract: Circuit intégré (1) comprenant un circuit électronique (2) et un circuit de surveillance (3) dudit circuit électronique (2) configuré pour émuler un chemin critique du circuit électronique (2). Le circuit de surveillance (3) comprend une entrée d'horloge (5) pour recevoir le signal d'horloge (H) délivré au circuit électronique (2), une chaîne de retard (6) configurable comportant des composants logiques, et possédant une entrée de chaîne connectée à l'entrée d'horloge (5) et une sortie de chaîne apte à délivrer un signal d'horloge retardé (H+), et une boucle de commande (8) configurée pour sélectionner un circuit logique représentatif du chemin critique parmi un jeu de circuits logiques de référence à partir du signal d'horloge (H), du signal d'horloge retardé (H+) et des conditions de fonctionnement (P, V, T) du circuit électronique (2) et pour délivrer un signal de configuration à la chaîne de retard (6) afin de configurer ledit circuit logique sélectionné.
-
公开(公告)号：FR3009889A1
公开(公告)日：2015-02-27
申请号：FR1358138
申请日：2013-08-23
Inventor： MARTY MICHEL , JOUAN SEBASTIEN , FREY LAURENT , BOUTAMI SALIM
IPC: H01L31/0232
Abstract: L'invention concerne une photodiode comprenant au moins un plot central (20) disposé sur la surface photoréceptrice de la photodiode, le plot étant en un premier matériau dont les parois latérales sont entourées d'au moins un espaceur (22) en un deuxième matériau d'indice optique distinct de celui du premier matériau, les dimensions latérales du plot étant inférieures à la longueur d'onde de fonctionnement de la photodiode, les premier et deuxième matériaux étant transparents à la longueur d'onde de fonctionnement.
-
公开(公告)号：FR3008544A1
公开(公告)日：2015-01-16
申请号：FR1356719
申请日：2013-07-09
Inventor： MERMOZ SEBASTIEN , DI CIOCCIO LEA , MAGIS THOMAS , SANCHEZ LOIC
IPC: H01L21/98
Abstract: L'invention porte sur un procédé d'auto-assemblage capillaire d'une plaque et d'un support (S), comprenant : - la formation d'un masque de gravure sur une région d'un substrat ; - la gravure ionique réactive du substrat au moyen d'une série de cycles comprenant chacun une étape de gravure isotrope suivie d'une étape de passivation de surface, la durée de l'étape de gravure isotrope de chaque cycle augmentant d'un cycle à l'autre, le ratio entre les durées des étapes de passivation et de gravure de chaque cycle étant inférieur à un ratio permettant de réaliser une gravure anisotrope verticale, de manière à former un support (S) présentant une surface supérieure (1) constituée par ladite région et des parois latérales (2) formant avec la surface supérieure un angle aigu (&bgr;); - le retrait du masque de gravure ; - le placement d'une goutte (G) sur la surface supérieure du support ; - la pose de la plaque sur la goutte (G).
-
公开(公告)号：FR3007520A1
公开(公告)日：2014-12-26
申请号：FR1356085
申请日：2013-06-25
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： FIORI VINCENT , BAR PIERRE , GALLOIS-GARREIGNOT SEBASTIEN
Abstract: Système comprenant : - un objet (OBJ) comprenant au moins quatre résistances planes (R1, R2, R3, R4) disposées sur une même surface plane de l'objet, l'une au moins des résistances (R4) ayant une géométrie différente des autres, - des moyens configurés pour mesurer une variation de résistance desdites résistances (MRES), - des moyens configurés pour déterminer un champ de contraintes à partir d'un système d'équations faisant intervenir ledit champ de contraintes, des valeurs de variations de valeurs résistives mesurées et des paramètres de sensibilité des résistances (DCHP). L'invention concerne aussi un procédé de détermination d'un champ de contraintes.
-
公开(公告)号：FR3003996A1
公开(公告)日：2014-10-03
申请号：FR1352849
申请日：2013-03-28
Inventor： CLERC SYLVAIN , ABOUZEID FADY , GIRAUD BASTIEN , NOEL JEAN-PHILIPPE , ROCHE PHILIPPE , THONNART YVAIN
IPC: H01L21/00 , G06F1/04 , H03K5/19 , H03K19/003 , H03K19/08
Abstract: Procédé de commande d'un circuit intégré, comportant : -la fourniture (100) d'un circuit intégré comprenant : • une pluralité de cellules logiques, incluant chacune des premier et second transistors à effet de champ ; • une cellule d'arbre d'horloge, incluant des troisième et quatrième transistors à effet de champ ; -l'application (102) de première et seconde différences de potentiel électrique de grille arrière sur les, respectivement, premier et second transistors de mêmes cellules logiques ; -l'application (104) d'une troisième différence de potentiel électrique de grille arrière sur le troisième transistor, présentant une valeur supérieure à la première différence de potentiel appliquée au même moment, ou -l'application d'une quatrième différence de potentiel électrique de grille arrière sur le quatrième transistor, présentant une valeur supérieure à la seconde différence de potentiel appliquée au même moment.
-
-
-
-
-
-
-
-
-
Search Results
825
records
(took 0.025 seconds)
