公开(公告)号：FR3012258A1

公开(公告)日：2015-04-24

申请号：FR1360303

申请日：2013-10-23

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BARGE DAVID ,  GARNIER PHILIPPE ,  CAMPIDELLI YVES

IPC: H01L21/77 ,  H01L21/335 ,  H01L21/8234 ,  H01L27/12

Abstract: Circuit intégré comprenant au moins un transistor du type NMOS (TRN) et au moins un transistor du type PMOS (TRP) sur respectivement des zones différentes (10, 11) d'un substrat du type silicium sur isolant, chaque transistor (TRP, TRN) comprenant au dessus du substrat une région de grille (RGP, RGN) deux régions isolantes latérales multicouches (40-42, 50-52) s'appuyant respectivement sur deux flancs de la région de grille, reposant sur le substrat et comportant chacune une portion inclinée (44, 54) s'évasant en s'éloignant du substrat, une région de source et une région de drain comportant chacune un bloc semiconducteur (6, 8) reposant sur le substrat, séparé du flanc correspondant de la région de grille par la région isolante latérale correspondante et possédant une portion inclinée (60, 80) s'appuyant sur la portion inclinée (44, 54) de ladite région latérale isolante.

公开(公告)号：FR3025941A1

公开(公告)日：2016-03-18

申请号：FR1458769

申请日：2014-09-17

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： RIDEAU DENIS ,  BARGE DAVID ,  JOSSE EMMANUEL ,  ANDRIEU FRANCOIS

IPC: H01L29/772 ,  H01L21/335

Abstract: L'invention concerne un transistor MOS (29) comprenant, entre des régions de source et de drain (51), une région de canal (41) disposée sous un empilement de grille (43) et reposant sur une région isolante (47) disposée sur un substrat semiconducteur (37), les régions de source et de drain s'étendant à partir du substrat sur la hauteur de la région isolante et atteignant au moins le niveau supérieur de la région de canal.

公开(公告)号：FR2979477A1

公开(公告)日：2013-03-01

申请号：FR1157596

申请日：2011-08-29

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BARGE DAVID ,  MORIN PIERRE

IPC: H01L21/301 ,  H01L23/58

Abstract: L'invention concerne un mur d'isolement séparant des transistors formés dans une couche mince de semiconducteur (1) reposant sur une couche isolante (2) posée sur un substrat semiconducteur (3), ce mur étant constitué d'un matériau isolant et comprenant un mur (21) traversant la couche mince et la couche isolante et pénétrant dans le substrat, et des extensions latérales (23) s'étendant dans le substrat sous la couche isolante.

公开(公告)号：FR2974446A1

公开(公告)日：2012-10-26

申请号：FR1153388

申请日：2011-04-19

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： GOURHANT OLIVIER ,  BARGE DAVID ,  GAUMER CLEMENT ,  GROS-JEAN MICKAEL

IPC: H01L21/762

Abstract: L'invention concerne un procédé de réalisation de l'isolant de grille d'un transistor MOS, comprenant les étapes suivantes : a) former une mince couche en oxyde de silicium à la surface d'un substrat semiconducteur (41) ; b) incorporer des atomes d'azote dans la couche d'oxyde de silicium par nitruration plasma à une température inférieure à 200 °C, de façon à transformer cette couche en une couche (44) d'oxynitrure de silicium ; et c) revêtir la couche (44) d'oxynitrure de silicium d'une couche (48) en un matériau à forte constante diélectrique, dans lequel les étapes b) et c) se suivent sans étape intermédiaire de recuit.