Abstract:
PURPOSE: A method for manufacturing a metal electrode is provided to form a metal electrode with a narrow line and easily form a nano pattern in a wide area by using a nano imprinting process and a self assembled monolayer. CONSTITUTION: A method for manufacturing a metal electrode comprises the following steps. A pre-sacrificial film pattern is formed on a substrate using an imprinting process(S1). The pre-sacrificial film pattern is etched to form a sacrificial film pattern having a width narrower than that of the pre-sacrificial film pattern(S2). A self assembled monolayer pattern is selectively formed on the substrate exposed by the sacrificial film pattern(S3). The sacrificial film pattern is removed(S4). A metal electrode is selectively formed on the substrate exposed by the self assembled monolayer pattern(S5).
Abstract:
본 발명은 평면 디스플레이 백라이트의 도광판 제조방법에 있어서, 양각의 PDMS 스탬프를 제작한 후, 상기 스탬프를 이용한 홀로그램 패턴의 임프린트 공정을 통한 금형을 이용하여 도광판을 제조하는 프리즘과 홀로그램 패턴 일체형의 도광판 제조방법에 대한 것이다. 본 발명에서 상기 홀로그램 패턴의 임프린트 공정을 통한 금형은 (a) 실리콘 기판 상면에 금속박막층을 형성하는 단계, (b) 상기 금속박막층 상면에 UV 레진을 도포하는 단계, (c) 상기 UV레진이 도포된 금속박막층 상부에 양각의 PDMS 스탬프를 위치시키고 일정 압력으로 누른 후 일정량의 UV를 조사하여 UV 레진을 경화하는 단계, (d) 상기 PDMS 스탬프를 제거하여 일정 패턴을 얻는 단계, (e) RIE 공정을 통하여 경화된 UV 레진 박막을 에칭하는 단계, (f) 상기 에칭에 의하여 노출된 금속박막층을 습식식각을 통하여 제거하여 패터닝된 박막을 얻는 단계, (g) 상기 패터닝된 박막을 건식식각 또는 습식식각을 통하여 에칭하는 단계, (h) 상기 (g) 단계를 마친 박막에서 금속박막층을 제거하여 패터닝된 실리콘기판을 얻는 단계, (i) 상기 실리콘기판의 패턴에 이형제를 분무하여 도포하는 단계, (j) 상기 이형제가 도포된 실리콘 기판 상면에 전기도금 후 금속층을 형성하는 단계, (k) 상기 금속층의 일측면과 패턴된 타단면을 사출장치에 적용 가능하게 절삭하거나 경면 가공하는 단계;를 포함하여 제작하는 것을 특징으로 한다. 이렇게 도광판을 제조할 경우 도광판의 측면에서 투과되는 광 휘도를 크게 향상시키며, 도광판 상면의 출광원도 균일하게 상향 일직선 방출하여 균일 고휘도의 효과가 있다. 도광판, 홀로그램, 임프린트, 스탬프, 금형
Abstract:
알콜센서 및 알콜센서의 제조방법이 개시된다. 본 발명에 따른 알콜센서는 절연성 기판과; 상기 절연성 기판 상에 패턴형성된 한 쌍의 전극; 상기 전극 상에 CuO 나노입자로 이루어진 센싱막을 포함하며, 상기 CuO 나노입자는 CuCl 2 , 상기 CuCl 2 를 기준으로 4 내지 8 당량의 몰수를 갖는 히드라진 일수화물 및 상기 히드라진 일수화물과 동일한 몰수를 갖는 NaOH를 반응시켜 제조된 Cu 나노분말을 열처리하여 얻어진 것을 특징으로 한다. 본 발명에 따르면, 알콜 가스의 감도 및 선택성을 높일 수 있는 효과가 있다.
Abstract:
본 발명은 용액공정(solution process)을 사용하여 저온(250℃ 이하) 및 대기중(in air)에서 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)를 형성할 수 있는 유기 박막 트랜지스터의 제조방법에 관한 것으로, 이를 위해 본 발명은 기판상에 게이트전극을 형성하는 단계; 상기 기판 전면에 상기 게이트전극을 덮도록 SOG(Spin On Glass)으로 게이트절연층을 형성하는 단계; 상기 게이트절연층 상에 접착층, 도전층 및 전위장벽조절층이 순차적으로 적층된 적층막으로 이루어진 소스전극 및 드레인전극을 형성하는 단계; 및 상기 게이트절연층 전면에 상기 소스전극 및 드레인전극을 덮도록 팁스-펜타센(TIPS-pentacene)으로 활성층을 형성하는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 용액공정을 상용하여 유기 박막 트랜지스터를 형성함으로써, 유기 박막 트랜지스터를 제조하는 과정에서 전기적인 특성이 열화되는 것을 방지함과 동시에 제조 수율(yield)을 향상시킬 수 있는 효과가 있다. 펜타센, SOG, 용액공정
Abstract:
PURPOSE: A mold manufacturing method through an imprint process of a hologram pattern for manufacturing a light guide plate is provided to mass-produce the light guide plate with the low cost. CONSTITUTION: A metal thin film layer(82) exposed by the etching is removed by the wet etching to obtain a patterned thin film. A patterned thin film is etched by a dry etching or a wet etching. A patterned silicon base board is obtained by removing a metal thin film. The release agent is spread on the pattern of the silicon substrate. The electric plating is implemented on the top of the silicon substrate and the metal layer is formed.
Abstract:
PURPOSE: A light guide plate which integrates a prism and a hologram pattern and a manufacturing method thereof are provided to uniformly and straightly emit the emitted light from the upper face of the light guide and to have a uniform high brightness property. CONSTITUTION: A light guide plate(93) comprises a top surface and lower surface. The top surface of the light guide plate comprises a square pattern on the bottom thereof. The bottom surface of the light guide plate has a sphere shaped protrusion on the center of the other end thereof and has a non-periodic pattern on the width thereof.
Abstract:
본 발명은 웨어러블 장치의 전력공급이 원활하게 유지되도록 에너지 수집형 전력원(energy harvest power source)을 구비한 웨어러블 장치에 관한 것으로, 이를 위한 본 발명의 웨어러블 장치는, 플랙서블 기판; 상기 플랙서블 기판의 상부면에 형성된 표시부(display) 및 상기 플랙서블 기판의 하부면에 형성된 태양전지부를 포함하고 있으며, 본 발명에 따르면, 에너지 수집형 전력원으로 태양전지를 사용함으로써, 별도의 외부 장치(예컨대, 충전기)의 도움없이 자체적으로 웨어러블 장치에 전력을 공급할 수 있으며, 이를 통하여 웨어러블 장치의 휴대성를 향상시킬 수 있다. 태양전지, 플랙서블 기판, 웨어러블
Abstract:
본 발명에 따른 La이 코팅된 SnO 2 나노와이어 센서 제조방법은 기판 상에 열증착법을 이용하여 SnO 2 나노와이어층을 성장시키는 단계; 상기 SnO 2 나노와이어층에 La소스로 0.01 내지 1.2M La(NO 3 ) 3 수용액 0.001 내지 10 ml를 상기 SnO 2 나노와이어층에 제공하는 단계; 및 상기 La소스를 첨가한 SnO 2 나노와이어층을 500℃ 내지 700℃에서 30분 내지 90분 동안 열처리하는 단계를 포함하며, 기체 에탄올 선택성을 향상시킨 것을 특징으로 한다. 상기 기술적 과제를 해결하기 위한 본 발명에 따른 La이 코팅된 SnO 2 나노와이어 센서는 상기한 제조방법으로 형성되는 것을 특징으로 한다. 본 발명에 따른 La이 코팅된 SnO 2 나노와이어 센서는 열증착법으로 성장시킨 SnO 2 나노와이어에 La을 코팅하여 제조한 본 발명의 La가 첨가된 SnO 2 나노와이어 센서는 프로판, 일산화탄소, 수소, 질소산화물에 대한 알콜 선택성이 향상되며, 쾌속반응의 효과가 있다.
Abstract:
PURPOSE: A method for producing a carbon nanotube field electron emitter and a field electron emission device comprising a field electron emitter produced by the same are provided to obtain the uniform and excellent field emission electron source. CONSTITUTION: An aqueous solution of the carbon nanotube-nucleic acid complex is manufactured. The carbon nanotube - nucleic acid complex is precipitated on the substrate through an electrophoresis mode. The substrate including the precipitated carbon nanotube - nucleic acid complex is manufactured. The nucleic acid is comprised of the DNA, and RNA or PNA. The nucleic acid is comprised of the single strand or the double-strand nucleic acid. The aqueous solution is comprised of water or the TAE buffer solution.
Abstract:
PURPOSE: A thin film transistor including an active layer of a structure in which a carbon nano tube layer and an organic semiconductor layer are laminated is provided to reduce an off leakage current and to increase an operating current of a thin film transistor by improving mobility of an electric charge inside the active layer. CONSTITUTION: A thin film transistor includes a gate electrode, a gate insulation layer, an active layer(14), a source electrode, and a drain electrode. The gate electrode is formed on a substrate. The gate insulation layer covers the gate electrode on the substrate. The active layer has a structure in which a carbon nano tube layer and an organic semiconductor layer(25) are laminated on the gate insulation layer. The source electrode and the drain electrode are formed on the active layer, and are separated each other.