公开(公告)号：KR1020080075618A

公开(公告)日：2008-08-19

申请号：KR1020070014740

申请日：2007-02-13

Applicant: 삼성전자주식회사

Inventor： 이병국 ,  이정우

IPC: G06F17/30 ,  G06F17/00 ,  G06F9/00

CPC classification number: G06F12/0246 ,  G06F2212/7201

Abstract: A system and a method for searching a mapping table of a flash memory are provided to search the mapping table with hardware to reduce overhead when software is used and increase a mapping table search speed and search efficiency. A system of searching a mapping table of a flash memory(300) includes at least one random access memory(120,130), at least one search engine(140,150) and a controller. The random access memory loads and stores the mapping table stored in the flash memory. The search engine searches data of the mapping table loaded to the random access memory in a hardware manner. The controller controls the operations of the RAM and the search engine.

Abstract translation: 提供了一种用于搜索闪存映射表的系统和方法，以便在使用硬件时搜索映射表以减少软件使用时的开销，并增加映射表搜索速度和搜索效率。 搜索闪存（300）的映射表的系统包括至少一个随机存取存储器（120,130），至少一个搜索引擎（140,150）和控制器。 随机存取存储器加载并存储闪存中存储的映射表。 搜索引擎以硬件方式搜索加载到随机存取存储器的映射表的数据。 控制器控制RAM和搜索引擎的操作。

公开(公告)号：KR1020080056970A

公开(公告)日：2008-06-24

申请号：KR1020060130220

申请日：2006-12-19

Applicant: 삼성전자주식회사

Inventor： 이정우 ,  김대한

IPC: G11C16/14 ,  G11C16/10

CPC classification number: G11C16/16 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/3468

Abstract: An erase method of a flash memory device capable of improving distributions of a threshold voltage of an erased memory cell is provided to prevent excessive program to upper distribution of cells generated during post program operation. According to an erase method of a plurality of memory cells included in a flash memory device, erased memory cells with a lower threshold voltage than a first over-erase verify voltage are post-programmed(S230). Erased memory cells with a lower threshold voltage than a second over-erase verify voltage are post-programmed(S270). The first over-erase verify voltage is a minimum voltage of threshold voltage distribution in erase state.

Abstract translation: 提供了能够改善擦除存储单元的阈值电压分布的闪速存储器件的擦除方法，以防止过多的程序在后期编程操作期间产生的单元的上部分布。 根据闪存装置中包含的多个存储单元的擦除方法，对具有比第一过擦除验证电压低的阈值电压的擦除存储单元进行后编程（S230）。 具有比第二过擦除验证电压低的阈值电压的擦除存储器单元被编程（S270）。 第一个过擦除验证电压是擦除状态下阈值电压分布的最小电压。

公开(公告)号：KR1020070040157A

公开(公告)日：2007-04-16

申请号：KR1020050095551

申请日：2005-10-11

Applicant: 삼성전자주식회사

Inventor： 이정우

IPC: G11C29/00

CPC classification number: G06F11/1008 ,  H03M13/091

Abstract: An error detection and correction (EEC) circuit of a semiconductor memory device includes first through m'th ECC engines (m is a natural number) connected in series, and a flipflop that receives output data from the m'th ECC engine, outputs an error detection/correction signal in response to a clock signal, and provides the error detection/correction signal to the first ECC engine. Each ECC engine receives output data from the former ECC engine and n-bit data (n is a natural number) from an ECC data input circuit. The ECC circuit is able to process m*n-bit data by means of the serially connected n-bit ECC engines arranged in number of m.

公开(公告)号：KR100669862B1

公开(公告)日：2007-01-17

申请号：KR1020000067079

申请日：2000-11-13

Applicant: 삼성전자주식회사

Inventor： 신혜수 ,  이석주 ,  이정우 ,  이대엽

IPC: H01L21/027

CPC classification number: H01L21/32139 ,  Y10S438/975

Abstract: 반도체 장치의 미세패턴 형성방법이 개시되어 있다. 반도체 기판 상에 피식각층 및 하드 마스크층을 차례로 형성한다. 하드 마스크층 상에 제1 포토레지스트 패턴을 형성한다. 제1 포토레지스트 패턴을 이용하여 하드 마스크층을 식각하여 제1 하드 마스크층 패턴을 형성한다. 제1 포토레지스트 패턴을 제거한 후, 결과물 상에 제2 포토레지스트 패턴을 형성한다. 제2 포토레지스트 패턴을 이용하여 제1 하드 마스크층 패턴을 식각하여 제2 하드 마스크층 패턴을 형성한다. 제2 포토레지스트 패턴을 제거한 후, 제2 하드 마스크층 패턴을 이용하여 피식각층을 식각한다. 두 번의 리소그라피 공정으로 라인 가장자리에 라운딩이 발생하지 않는 패턴을 구현할 수 있다.

公开(公告)号：KR1020070001418A

公开(公告)日：2007-01-04

申请号：KR1020050056904

申请日：2005-06-29

Applicant: 삼성전자주식회사

Inventor： 민승현 ,  이정우 ,  강동희

IPC: H04B1/7117

Abstract: A method and an apparatus for controlling a rake finger in adjacent path environment in a mobile communication system are provided to reduce distortion of timing caused by a code tracking device to the maximum by applying a new algorithm to a rake finger controller, thereby implementing better performance in the environment of an adjacent multi-path. An apparatus for controlling a rake finger in adjacent path environment in a mobile communication system comprises the followings: a searcher(510); a rake finger allocation unit(520) which allocates fingers through power and timing information received from the searcher(510); a determination unit(530) which receives the finger allocation information and previous tracking timing information outputted from the rake finger allocation unit(520) and determines whether at least one adjacent path is detected; and a deciding unit(540) which operates a tracking device(560) of a finger, which is allocated in a path, where power is strong, if the adjacent path is detected, and stops a tracking device(560) of a finger, which is allocated in a path, where power is weak, and determines a tracking position of the path, where power is strong, so as to be separated from a position of the path, where power is weak, as much as predetermined chip length, and generates on/off and timing information of the tracking device(560) by using the determined tracking position, and transmits the information to the tracking device(560) of each finger.

Abstract translation: 提供一种用于在移动通信系统中控制相邻路径环境中的耙指的方法和装置，以通过向耙指控制器应用新算法来最大限度地减少由代码跟踪装置引起的定时失真，从而实现更好的性能 在相邻多路径的环境中。 一种用于在移动通信系统中控制相邻路径环境中的耙指的装置，包括：搜索器（510）; 耙指分配单元（520），其通过从搜索器（510）接收的功率和定时信息分配指针; 确定单元（530），其接收从耙指分配单元（520）输出的手指分配信息和先前跟踪定时信息，并确定是否检测到至少一个相邻路径; 以及确定单元（540），其操作在功率强的路径中被分配的手指的跟踪装置（560），如果检测到相邻路径，并且停止手指的跟踪装置（560） 其被分配在功率较弱的路径中，并且确定功率强的路径的跟踪位置，以便与功率较弱的路径的位置分开多达预定的码片长度， 并通过使用确定的跟踪位置生成跟踪装置（560）的开/关和定时信息，并将该信息发送到每个手指的跟踪装置（560）。

公开(公告)号：KR100541398B1

公开(公告)日：2006-03-14

申请号：KR1019980059836

申请日：1998-12-29

Applicant: 삼성전자주식회사

Inventor： 김한성 ,  김호식 ,  이정우 ,  라관출

IPC: H01L21/205

Abstract: 본 발명은 웨이퍼의 온도 분포를 고르게 하여 금속 배선의 손상을 방지하기 위한 공정 조건을 갖춘 고밀도 플라즈마 화학 기상 증착 공정에 관한 것이다. 본 발명의 목적은 웨이퍼의 온도 분포를 고르게 하기 위해서 웨이퍼를 냉각시키는 수단과 인가하는 바이어스 전력의 최적 조건을 설정하는데 있다. 이러한 목적을 달성하기 위하여 본 발명은 직경 20cm의 웨이퍼에 대해서, 진공 반응실의 웨이퍼 고정척 상부면에 위치하는 안쪽 냉각관과 바깥쪽 냉각관에 냉매를 공급하여 웨이퍼를 냉각하는 단계로서, 안쪽 냉각관은 웨이퍼 고정척과 중심이 일치하는 직경 약 16.5cm인 원주상에 위치하고, 바깥쪽 냉각관은 웨이퍼 고정척과 중심이 일치하는 직경 약 19cm인 원주상에 위치하며, 안쪽 냉각관에는 헬륨 가스를 약 8mmHg, 바깥쪽 냉각관에는 헬륨 가스를 약 10mmHg의 압력으로 공급하는 냉각 단계와, 플라즈마를 이용하여 에치 백을 진행하기 위해서 고주파 바이어스 전력을 인가하는 단계로서, 고주파 바이어스 전력은 약 2500W인 인가 단계를 포함하는 것을 특징으로 하는 고밀도 플라즈마 화학 기상 증착 공정을 제공한다.

公开(公告)号：KR1020050047295A

公开(公告)日：2005-05-20

申请号：KR1020030081101

申请日：2003-11-17

Applicant: 삼성전자주식회사

Inventor： 장우영 ,  조진호 ,  신상훈 ,  이정우

IPC: A61B5/04

CPC classification number: A61B5/053

Abstract: 고주파 대역의 피부 임피던스 응답을 표현하는 피부 임피던스 모델이 개시된다. 본 발명의 피부 임피던스 모델은 측정 대상 신체 부위의 양단으로 소정의 전류를 흐르게 하여 측정 대상 신체 부위 양단 사이의 전압을 측정함으로써 추정되는 데, 측정 대상 신체 부위를 3 전극법을 이용하여 측정되는 데이터들로부터 얻어진다. 피부 임피던스 모델은 제1 저항과 병렬 연결되는 제1 일정 위상 소자(CPE)를 갖는 제1 영역과, 제2 저항과 병렬 연결된 제2 일정 위상 소자와 직렬 연결되는 제3 저항을 갖는 제2 영역과, 그리고 제4 저항과 병렬 연결되는 제3 일정 위상 소자를 갖는 제3 영역을 구비하고, 병렬 연결되는 제2 영역과 제3 영역이 제5 저항을 통하여 제1 영역과 직렬 연결되는 것으로 구성된다. 따라서, 본 발명에 의해 제안되는 피부 임피던스 모델은 수백 kHz 대역에서 수 MHz 대역까지의 생체 임피던스를 잘 표현하여 EIT(Elecrical Impedance Tomography)나 체지방계 등에서 체성분 측정이나 약물의 침투 정도나 피부 경혈의 특성 조사, 자극에 대한 피부의 반응 조사 등 여러 임상 분야에 적용될 수 있다.

公开(公告)号：KR1020050018288A

公开(公告)日：2005-02-23

申请号：KR1020030056718

申请日：2003-08-16

Applicant: 삼성전자주식회사

Inventor： 이정우

IPC: G02F1/133

Abstract: PURPOSE: An LCD(Liquid Crystal Display) is provided to minimize ripples generated in gray-level voltage and input voltage caused by waveform output from a source driver circuit during data blank time by allowing the source drive circuit to output an intermediate gray-level voltage having an intermediate value of white voltage and black voltage during the blank time. CONSTITUTION: An LCD includes an LCD panel(400), a timing controller(100), a gate driver(200), and a source driver(300). The LCD panel includes a plurality of gate lines and a plurality of data lines. The timing controller provides a video data signal and a timing signal for controlling display of the LCD panel. The gate driver applies a plurality of gate on/off signals to the gate lines of the LCD panel. The source driver converts the video data signal into a corresponding gray-level voltage, inverts the gray-level voltage at a predetermined period and applies the gray-level voltage to the data lines of the LCD panel. The timing controller generates video data corresponding to a voltage between white voltage and black voltage during a blank time period.

Abstract translation: 目的：提供LCD（液晶显示器），以通过允许源驱动电路输出中间灰度电压来最小化在数据空白时间期间由源驱动器电路的波形输出引起的灰度电压和输入电压产生的波纹 在空白时间内具有白电压和黑电压的中间值。 构成：LCD包括LCD面板（400），定时控制器（100），门驱动器（200）和源驱动器（300）。 LCD面板包括多条栅极线和多条数据线。 定时控制器提供用于控制LCD面板显示的视频数据信号和定时信号。 栅极驱动器将多个栅极导通/截止信号施加到LCD面板的栅极线。 源驱动器将视频数据信号转换成相应的灰度电压，以预定周期反转灰度电压，并将灰度电压施加到LCD面板的数据线。 定时控制器在空白时间段期间产生与白电压和黑电压之间的电压相对应的视频数据。

公开(公告)号：KR1020040107806A

公开(公告)日：2004-12-23

申请号：KR1020030038410

申请日：2003-06-13

Applicant: 삼성전자주식회사

Inventor： 이재한 ,  이정우

IPC: H01L27/115

Abstract: PURPOSE: A method of manufacturing a semiconductor device is provided to obtain a desired photoresist pattern with an excellent profile by preventing a hard mask layer and the photoresist pattern from reacting on each other using a reaction barrier. CONSTITUTION: An insulating layer(115) is formed on a semiconductor substrate(110) with a transistor structure. A conductive layer(120) and a hard mask layer(125) are sequentially formed thereon. A reaction barrier(130) is formed on the hard mask layer. A photoresist pattern(140) is then formed on the reaction barrier. A hard mask is formed by etching selectively the reaction barrier and the hard mask layer using the photoresist pattern as an etching mask.

Abstract translation: 目的：提供一种制造半导体器件的方法，通过防止硬掩模层和光致抗蚀剂图案使用反应屏障彼此反应来获得具有优异外形的期望的光致抗蚀剂图案。 构成：在具有晶体管结构的半导体衬底（110）上形成绝缘层（115）。 在其上依次形成导电层（120）和硬掩模层（125）。 反应势垒（130）形成在硬掩模层上。 然后在反应屏障上形成光致抗蚀剂图案（140）。 通过使用光致抗蚀剂图案作为蚀刻掩模选择性地蚀刻反应势垒和硬掩模层来形成硬掩模。

公开(公告)号：KR1020040074769A

公开(公告)日：2004-08-26

申请号：KR1020030010165

申请日：2003-02-18

Applicant: 삼성전자주식회사

Inventor： 박대근 ,  하상록 ,  정주혁 ,  오혁상 ,  이정우 ,  강기호

IPC: H01L27/04

Abstract: PURPOSE: A method for fabricating a MIM capacitor is provided to obtain a process margin in a cleaning process by forming a dielectric layer on a diffusion barrier of a metal line. CONSTITUTION: The first metal line(110a) and the second metal line(110b) are formed on a substrate(100). A diffusion barrier pattern for exposing the first metal line is formed on the substrate in order to prevent the damage of the second metal line. A dielectric layer is formed on the diffusion barrier pattern and the second metal line. A top electrode layer is formed on the dielectric layer. The first photoresist pattern is formed on the top electrode layer in order to define a capacitor region. A top electrode(140a) of a capacitor is formed by over-etching the exposed top electrode layer.

Abstract translation: 目的：提供一种用于制造MIM电容器的方法，以通过在金属线的扩散阻挡层上形成电介质层来获得清洁过程中的工艺余量。 构成：第一金属线（110a）和第二金属线（110b）形成在基板（100）上。 为了防止第二金属线的损伤，在基板上形成用于露出第一金属线的扩散阻挡图案。 在扩散阻挡图案和第二金属线上形成介电层。 在电介质层上形成顶部电极层。 为了限定电容器区域，在顶部电极层上形成第一光致抗蚀剂图案。 通过过度蚀刻暴露的顶部电极层来形成电容器的顶部电极（140a）。