公开(公告)号：KR1020010053771A

公开(公告)日：2001-07-02

申请号：KR1019990054279

申请日：1999-12-01

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  양전욱 ,  곽명현 ,  문재경 ,  임종원 ,  이재진

IPC: H01L21/306

Abstract: PURPOSE: A method for photoelectrochemical etching of a semiconductor using an energy band bending is provided to improve an etching speed for the third group-nitrides by using a diluted etching solution. CONSTITUTION: An etching mask(3) is formed on a predetermined portion of a substrate(1). A resistance contact portion(4) is formed at one part of the substrate(1). An electric power is applied to the resistant contact portion(4). An insulating layer(6) is formed in order not to expose a connection portion between the resistance contact portion(4) and the power. The substrate(1) and the other electrode connected with the power source are soaked into an etching solution(11). A well is formed on a surface of the substrate(1) by applying the power to the substrate(1). An etching process is performed by irradiating the light larger than an energy gap of the substrate(1).

Abstract translation: 目的：提供使用能带弯曲对半导体进行光电化学蚀刻的方法，以通过使用稀释蚀刻溶液来提高第三组氮化物的蚀刻速度。 构成：在基板（1）的预定部分上形成蚀刻掩模（3）。 电阻接触部分（4）形成在衬底（1）的一部分处。 电力施加到电阻接触部分（4）上。 为了不暴露电阻接触部分（4）和电源之间的连接部分，形成绝缘层（6）。 将衬底（1）和与电源连接的另一电极浸入蚀刻溶液（11）中。 通过向基板（1）施加电力，在基板（1）的表面上形成阱。 通过照射比基板（1）的能隙大的光来进行蚀刻处理。

公开(公告)号：KR100261306B1

公开(公告)日：2000-07-01

申请号：KR1019970070328

申请日：1997-12-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 양전욱 ,  문재경 ,  이재진 ,  편광의

IPC: H01L29/78

Abstract: PURPOSE: A fabrication method of an MESFET(Metal semiconductor field effect transistor) is provided to form a very fine gate of 0.1 micrometer or less by deciding the size of the gate through the inclined surface of a substrate to be etched and the etching amount of a flat surface. CONSTITUTION: An impurity doped channel layer(3) is formed on a substrate(1) and one end surface of the channel layer is etched to be inclined using an etching mask. Then, a first flat film is formed on the channel layer(3), and the surface of the channel layer(3) which wasn't etched is smoothened by etching the flat film. Next, the channel layer(3) is again etched to be inclined to form a sharp portion on the edge of the channel layer by using the flat film as an etching mask. Then, a second flat film on all surface of the etched channel layer, and then the second flat film is etched so that the sharp portion of the channel layer is exposed with a desired width. Finally, the exposed channel layer is etched to define a gate region.

Abstract translation: 目的：提供MESFET（金属半导体场效应晶体管）的制造方法，通过决定通过待蚀刻基板的倾斜面的栅极的尺寸和蚀刻量，形成0.1微米以下的非常精细的栅极 平坦的表面。 构成：在衬底（1）上形成杂质掺杂沟道层（3），并且使用蚀刻掩模蚀刻沟道层的一个端面以倾斜。 然后，在沟道层（3）上形成第一平坦膜，并且通过蚀刻平坦膜来平滑未蚀刻的沟道层（3）的表面。 接下来，通过使用平面膜作为蚀刻掩模，再次蚀刻沟道层（3）以倾斜以在沟道层的边缘上形成尖锐部分。 然后，在蚀刻的沟道层的所有表面上的第二平坦膜，然后蚀刻第二平坦膜，使得沟道层的尖锐部分以期望的宽度暴露。 最后，暴露的沟道层被蚀刻以限定栅极区域。

公开(公告)号：KR100223021B1

公开(公告)日：1999-10-01

申请号：KR1019960033694

申请日：1996-08-14

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  문재경 ,  이재진

IPC: H01L21/28

Abstract: 본 발명은 T형 게이트 제조 방법에 관한 것으로, 스탭퍼를 사용하여 실리콘 나이트라이드의 증착 및 건식 식각에 의하여 게이트길이가 짧은 T-형 게이트를 제조하므로서, 게이트 길이가 짧게 형성되면서도 게이트 저항이 증가하지 않아 소자의 이득 및 잡음 특성이 나빠지지 않고, 일반 스탭퍼의 패턴 해결(Resolution)의 한계인 0.5 보다 훨씬 작은 0.1-0.2

公开(公告)号：KR100198999B1

公开(公告)日：1999-06-15

申请号：KR1019950047073

申请日：1995-12-06

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  정구영 ,  김영수 ,  김창주

IPC: H04L27/34

Abstract: 본 발명은 16QAM에서의 심볼 타이밍 동기를 위해서 블럭으로 데이터를 입력받을 때 AD 변환기의 샘플링 주파수의 드리프트에 의한 영향을 고려한 심볼 타이밍 동기의 블럭 제어방법에 관한 것이다. 그 방법은, 데이터 블럭의 앞과 뒤에 해더와 꼬리를 부가한 후, 버퍼에 쌓을 위치를 계산하고, 데이터를 입력받는다. 그리고 위에서 계산한 버퍼의 위치에 따라 쌓고서, 누적기를 초기화시킨다. 오버샘플링 개수가 8개일 때 버퍼의 시작점을 16부터 시작하여 버퍼의 끝점에서 16을 제외한 지점까지만 누적시킨다. 누적기에서 최대값을 찾음으로써 샘플링 타이밍을 선택한다. 그 선택된 샘플링 포인트로부터 오프셋을 구하는 제7단계를 수행한다. 이에 따른 실시간 심볼 타이밍 동기 블럭 제어방법을 이용함으로써, CPU간의 통신량을 줄였으며 실시간 처리에서 AD변환기의 샘플링 주파수의 드리프트에 의한 영향을 제거하는 효과가 있다.

公开(公告)号：KR1019980039195A

公开(公告)日：1998-08-17

申请号：KR1019960058189

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  김창주 ,  김영수

IPC: H04B7/00

Abstract: 본 발명은 가변 부호율이 사용될때 병렬 가지가 존재하는 경우에 초 대규모 집적(VLSI) 실현에 적합한 비터비(Viterbi) 복호화기 구현에 관한 것으로, 특히 제한된 무선 통신 채널에서 데이타의 전송률(throughput)을 높이기 위해 트렐리스 코디드 변조(Trellis-Coded Modulation)을 이용하여 가변 부호화 및 변조를 도입하였을 때 수신단에서 한개의 비터비 복호화기로 복호화 할 수 있는 비터비 복호화기의 구조에 관해 개시된다.

公开(公告)号：KR1019980036292A

公开(公告)日：1998-08-05

申请号：KR1019960054850

申请日：1996-11-18

Applicant: 한국전자통신연구원

Inventor： 김영수 ,  김창주 ,  정구영 ,  문재경

IPC: H04B7/26

Abstract: 본 발명은 무선 이동통신에서 페이딩 보상 방법에 관한 것으로, PSAM 페이딩 추정 방법에서 가우시안 내삽법은 파일롯 심볼 사이의 페이딩 왜곡의 추정을 위해 파일롯 심볼을 자주 삽입해야 하는 단점이 있고, 또한 이론적으로 최고의 성능을 보이지만 채널 이득의 자기상관 함수, 도플러 주파수와 SNR을 알아야 하는 위너 필터 방법은 실상황에서 사용하기에 부적당한 문제점이 있다. 이러한 문제점을 해결하기 위해 싱크 함수를 이용한 내삽법을 적용하여 가우시안 내삽법보다 뛰어난 성능을 갖고, 위너 필터 방법과 거의 유사한 성능을 갖는 싱크 함수를 이용한 페이딩 추정 방법이 제시된다.

公开(公告)号：KR100141283B1

公开(公告)日：1998-07-01

申请号：KR1019950017180

申请日：1995-06-23

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  정구영 ,  김영수 ,  김창주

IPC: H04L7/00

Abstract: 본 발명은 실시간 처리를 위한 QAM 심벌 타이밍 동기방법과 그 제어 방법에 관한 것으로서, 그 특징은 실시간 처리를 위한 QAM 심벌 타이밍 동기방법에 있어서, 심벌 타이밍 동기에 걸리는 시간을 단축하기 위하여 소정개수의 샘플을 입력받는 제1과정과 상기 샘플들을 가지고 샘플들의 모든 기울기를 계산하는 제2과정과 상기 기울기들 중에서 소정개수의 선택된 기울기들의 합을 구하는 제3과정과 상기 기울기들의 합의 크기에 따라 양의 피크치 또는 음의 피크치를 구하는 제4과정 및 샘플 포인트를 소정의 구간만큼 앞당기거나 지연시키는 제5과정을 포함하는 데에 있으며, 그 효과는 수신 신호를 샘플 단위로 받아들임으로써 초기 심벌 타이밍 동기시간을 단축하며, 관측 구간을 정하여 주기적으로 심벌 타이밍 동기를 획득하도록 함으로써 국부 발진기 의 드리프트에 의한 심벌 타이밍 동기의 어긋남을 없애는 데에 있다.

公开(公告)号：KR100138873B1

公开(公告)日：1998-06-01

申请号：KR1019940036333

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 이종람 ,  김해천 ,  문재경

IPC: H01L21/334

Abstract: 본 발명은 갈륨비소 화합물 반도체의 활성층을 형성할 수 있는 기존의 고가 장비를 사용하지 않고, 유황을 화학용액에 담그는 간단한 처리방법에 의해 소자의 활성층을 제조함으로써, 소자의 제작공정 시간을 줄일 수 있고, 소자 제작 단가를 낮출 수 있다는 장점을 갖고 있다.

公开(公告)号：KR1019970031624A

公开(公告)日：1997-06-26

申请号：KR1019950045016

申请日：1995-11-29

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  정구영 ,  김영수 ,  김창주

IPC: H04L27/34

Abstract: 본 발명은 16QAM 변조방식에서의 주파수의 드리프트(drift)의 영향을 최소화하여 심벌을 정확하게 획득하는 심벌 동기 타이밍 제어방법에 관한 것으로서, 그 특징은 16QAM 변조방식에서의 심벌 동기 타이밍 제어방법에 있어서, 비사용 길이가 두 블록 이상이 될 때까지 기다리다가 두 블록 이상이 되면 누산기를 초기화하는 제1과정과, 블록 단위로 누산하여 최대치와 윈도우 오프셋을 계산하는 제2과정과, 심벌을 한 프레임 단위로 다음 프로세서에 내보내는 제3과정 및 비사용 길이에서 한 블록을 빼고 상기 제1과정으로 진행하는 제4과정을 포함하는 데에 있으므로, 심벌 동기 타이밍을 적용했을 때에 16 QAM 변조방식에서의 f
AD 의 주파수의 드리프트의 영향을 최소화하여 심벌을 정확하게 획득하는 데에 그 효과가 있다.

公开(公告)号：KR1019970002438B1

公开(公告)日：1997-03-05

申请号：KR1019930029633

申请日：1993-12-24

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  이종람 ,  권오승 ,  문재경

IPC: H01L21/3205

Abstract: A thin film conductive layer structure for gold plating for the purpose of forming an airbridge is provided, which is constructed in such a manner that a metal pad layer 1 is formed using a first resist layer 2, a thin film conductive layer 3 is formed on the overall surface of a wafer, a second resist layer 4 is coated on a predetermined portion of the first resist layer 2, a gold-plating layer 5 is formed on a predetermined portion where the second resist layer 4 is not coated, and the resist layers 2 and 4 and thin film conductive layer 3 are removed. The thin film conductive layer 3 is configured of a three-level structure and includes an adhesion layer 6, made of Cr or Ti, for increasing the adhesive strength between the gold-plating layer 5 and first resist layer 2, a conductive layer 7, made of Ni, having a predetermined thickness of above 100 angstrom, to be used in plating, and a surface protection layer 8, made of Au with a thickness of below 50 angstrom, for preventing the native oxide layer being formed on thethin film conductive layer.

Abstract translation: 提供了一种用于形成空气桥的用于镀金的薄膜导电层结构，其以使用第一抗蚀剂层2形成金属焊盘层1的方式构造，在 晶片的整个表面，第二抗蚀剂层4涂覆在第一抗蚀剂层2的预定部分上，在未涂覆第二抗蚀剂层4的预定部分上形成镀金层5，并且抗蚀剂 层2和4以及薄膜导电层3被去除。 薄膜导电层3由三层结构构成，并且包括由Cr或Ti制成的用于增加镀金层5和第一抗蚀剂层2之间的粘合强度的粘合层6，导电层7， 由具有预定厚度的100埃以上的Ni制成，用于电镀，以及由Au制成的厚度低于50埃的表面保护层8，用于防止在该导电层上形成的天然氧化物层 。