-
101.发明授权원자층 증착법을 이용한 ｐ 타입 ＺｎＯ반도체막 제조 방법및 상기 제조 방법으로 제조된 ＺｎＯ 반도체막을포함하는 박막 트랜지스터 失效使用原子层沉积的p型ZnO半导体制造方法和包括p型ZnO半导体的薄膜晶体管
公开(公告)号：KR100857461B1
公开(公告)日：2008-09-08
申请号：KR1020070057097
申请日：2007-06-12
Applicant: 한국전자통신연구원
IPC: H01L21/203 , H01L21/205 , H01L29/786
Abstract: 본 발명은 박막을 구성하는 원소를 포함하는 전구체들간의 표면화학반응을 이용하여 질소가 도핑된 투명한 p 타입 ZnO 반도체막을 제조하는 방법과 상기 제조 방법으로 제조된 p 타입 ZnO 반도체막을 포함하는 박막 트랜지스터에 관한 것이다.
본 p 타입 ZnO 반도체막 제조방법은 기판을 준비하여 챔버 내에 배치하는 단계; 상기 챔버 내에 아연 전구체와 산소 전구체를 주입하여, 원자층 증착법을 이용한 상기 아연 전구체와 상기 산소 전구체간의 표면 화학 반응을 통해 상기 기판 상에 ZnO 박막을 형성하는 단계; 상기 챔버 내에 아연 전구체와 질소 전구체를 주입하여, 상기 아연 전구체와 상기 질소 전구체간의 표면 화학 반응을 이용하여 상기 ZnO 박막 상에 도핑층을 형성하는 단계를 포함한다. 상기와 같은 반도체막 제조 방법을 통해서 형성된 반도체막을 이용하여, 유리, Si, 서스 등의 메탈 포일, 혹은 플라스틱 기판 상에 특성이 우수한 p 타입의 박막 트랜지스터를 형성할 수 있고, 또한 PN junction 을 이용한 LED 등의 광전소자를 구현할 수 있다.
p타입 ZnO 반도체막, 원자층 증착법, 트랜지스터, 광전소자-
公开(公告)号：KR1020080052153A
公开(公告)日：2008-06-11
申请号：KR1020070034778
申请日：2007-04-09
Applicant: 한국전자통신연구원
IPC: H01L21/28
CPC classification number: H01L21/76838 , H01L21/28506
Abstract: Wiring structures for transparent electronic devices are provided to minimize the loss of transparency and to lower the resistance value of a transparent wire by using a metal spacer and a wire with a double conductive layer. A lower conductive layer(32) having transparency is formed on a substrate(31). A dielectric layer(33) having transparency is formed on the lower conductive layer. A wire layer(35) having transparency is formed on the dielectric layer. A connecting unit(34) electrically connects the lower conductive layer to the wire layer. The lower conductive layer is formed on the whole region or one region of the substrate. The connecting unit is connected to the whole region or one region of the wire layer. The lower conductive layer and the wire layer are respectively made of one of ITO, IZO, and ITZO. The connecting unit is made of the same material as one of the lower conductive layer and the wire layer.
Abstract translation: 提供了用于透明电子器件的接线结构，以通过使用金属间隔物和具有双重导电层的线来最小化透明度的损失和降低透明导线的电阻值。 在基板（31）上形成具有透明性的下导电层（32）。 在下导电层上形成具有透明性的介电层（33）。 在电介质层上形成具有透明性的导线层（35）。 连接单元（34）将下导电层电连接到导线层。 下导电层形成在基板的整个区域或一个区域上。 连接单元连接到整个区域或导线层的一个区域。 下导电层和导线层分别由ITO，IZO和ITZO之一制成。 连接单元由与下导电层和导线层之一相同的材料制成。
-
公开(公告)号：KR100777109B1
公开(公告)日：2007-11-19
申请号：KR1020060059134
申请日：2006-06-29
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 박막을 구성하는 원소를 포함하는 전구체들 간의 표면화학반응을 이용하여 저온에서 형성한 투명한 ZnO 박막을 포함하는 박막 트랜지스터에 관한 것으로, (a) 기판 상에 게이트 금속막을 증착하고, 포토리소그래피와 선택적 식각을 통해 게이트 전극을 형성하는 단계와, (b) 상기 게이트 전극이 형성된 기판 상에 게이트 인슐레이터를 증착하는 단계와, (c) 상기 게이트 인슐레이터 상에 소오스/드레인용 금속막을 증착하고, 포토리소그래피와 선택적 식각을 통해 소오스/드레인 전극을 형성하는 단계와, (d) 상기 소오스/드레인 전극 상에 원자층 증착법을 이용하여 ZnO 박막을 증착하는 단계를 포함하여 이루어지는데 있다.
투명 트랜지스터, 휘어지는 트랜지스터, ZnO 반도체막, 원자층 증착법-
公开(公告)号：KR100750591B1
公开(公告)日：2007-08-20
申请号：KR1020060015362
申请日：2006-02-17
Applicant: 한국전자통신연구원
Abstract: An organic light emitting device, a manufacturing method thereof, and a method of forming an inorganic insulating film are provided to prolong the lifespan of a display device by improving an electrical property of the insulating film. An organic light emitting device(10) includes a pixel electrode(12), an alumina thin film(13), a light emitting layer(15), and a counter electrode(14). The pixel electrode is formed on a flexible substrate(11). The alumina thin film exposes the pixel electrode. The alumina thin film is formed between the substrate and the pixel electrode. The light emitting layer is formed on the pixel electrode. The counter electrode is formed on the light emitting layer.
Abstract translation: 提供有机发光器件，其制造方法和形成无机绝缘膜的方法，以通过改善绝缘膜的电特性来延长显示器件的寿命。 有机发光器件（10）包括像素电极（12），氧化铝薄膜（13），发光层（15）和反电极（14）。 像素电极形成在柔性基板（11）上。 氧化铝薄膜暴露像素电极。 氧化铝薄膜形成在基板和像素电极之间。 发光层形成在像素电极上。 对电极形成在发光层上。
-
公开(公告)号：KR1020070060973A
公开(公告)日：2007-06-13
申请号：KR1020060019774
申请日：2006-03-02
Applicant: 한국전자통신연구원
IPC: H05B33/22
CPC classification number: H01L51/5237 , H01L33/22 , H01L51/5253 , H01L51/5256 , H01L51/56
Abstract: A light emitting device, a fabricating method thereof, and an organic light emitting device passivation of a multi-layered structure are provided to secure a low oxygen permeability and water vapor permeation by using a thin film made of organic and inorganic materials. First electrodes(12) are formed on a substrate, and a light emitting active layer(13) composed of at least one layer is formed on the first electrode. Second electrodes(14) are formed on the light emitting active layer. A multi-layered passivation(15) are formed on the second electrode to protect the first and second electrodes and the active layer. The passivation has a first buffer layer(15a) formed on the second electrode, a second buffer layer(15b) formed on the first buffer layer, and a protective layer(15c) formed on the second buffer layer.
Abstract translation: 提供一种发光器件及其制造方法以及多层结构的有机发光器件钝化，以通过使用由有机和无机材料制成的薄膜来确保低透氧性和水蒸汽渗透性。 第一电极（12）形成在基板上，并且在第一电极上形成由至少一层构成的发光活性层（13）。 第二电极（14）形成在发光有源层上。 在第二电极上形成多层钝化（15）以保护第一和第二电极和有源层。 钝化具有形成在第二电极上的第一缓冲层（15a），形成在第一缓冲层上的第二缓冲层（15b）和形成在第二缓冲层上的保护层（15c）。
-
Patent Agency Ranking106.发明公开유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 有权有机电子器件有机材料和有机薄膜晶体管和有机电子发射器件的绘图方法
公开(公告)号：KR1020070059877A
公开(公告)日：2007-06-12
申请号：KR1020060057815
申请日：2006-06-27
Applicant: 한국전자통신연구원
IPC: H05B33/10
CPC classification number: H01L51/0018 , H01L51/0016 , H01L51/0019 , H01L51/0026 , H01L51/56
Abstract: A patterning method of an organic layer of an organic electronic device and an organic thin film transistor and an organic electroluminescence device are provided to prevent deterioration of characteristics of the organic layer by using a lift-off process in micro-patterning the organic layer. A patterning method of an organic layer of an organic electronic device includes the steps of: coating a first photoresist on a substrate(S305); applying a heat process to the coated first photoresist(S310); performing lithography on the first photoresist(S315); depositing a metal film on the first photoresist(S320); coating a second photoresist on the metal film(S325); applying a heat treatment to the coated second photoresist(S330); forming a mask of a desired pattern on a top of the heat-processed second photoresist(S335); performing the lithography on the second photoresist on a top of the mask(S340); developing the first photoresist and the second photoresist(S345); forming an organic layer for an organic electronic device on the patterned substrate and the second photoresist(S350); forming a protection layer on the organic layer(S355); and removing the first photoresist and the second photoresist by a lift-off method(S360).
Abstract translation: 提供有机电子器件和有机薄膜晶体管的有机层和有机电致发光器件的图案化方法，以通过在有机层的微图案化中使用剥离处理来防止有机层的特性劣化。 有机电子器件的有机层的图案化方法包括以下步骤：在基板上涂覆第一光致抗蚀剂（S305）; 对涂覆的第一光致抗蚀剂施加热处理（S310）; 在第一光致抗蚀剂上进行光刻（S315）; 在第一光致抗蚀剂上沉积金属膜（S320）; 在金属膜上涂覆第二光致抗蚀剂（S325）; 对涂布的第二光致抗蚀剂进行热处理（S330）; 在热处理的第二光致抗蚀剂的顶部上形成所需图案的掩模（S335）; 在掩模的顶部上对第二光致抗蚀剂进行光刻（S340）; 显影第一光致抗蚀剂和第二光致抗蚀剂（S345）; 在所述图案化基板和所述第二光致抗蚀剂上形成有机电子器件的有机层（S350）; 在有机层上形成保护层（S355）; 以及通过剥离方法去除第一光致抗蚀剂和第二光致抗蚀剂（S360）。
-
公开(公告)号：KR1020070044761A
公开(公告)日：2007-04-30
申请号：KR1020060059134
申请日：2006-06-29
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/7869
Abstract: 본 발명은 박막을 구성하는 원소를 포함하는 전구체들 간의 표면화학반응을 이용하여 저온에서 형성한 투명한 ZnO 박막을 포함하는 박막 트랜지스터에 관한 것으로, (a) 기판 상에 게이트 금속막을 증착하고, 포토리소그래피와 선택적 식각을 통해 게이트 전극을 형성하는 단계와, (b) 상기 게이트 전극이 형성된 기판 상에 게이트 인슐레이터를 증착하는 단계와, (c) 상기 게이트 인슐레이터 상에 소오스/드레인용 금속막을 증착하고, 포토리소그래피와 선택적 식각을 통해 소오스/드레인 전극을 형성하는 단계와, (d) 상기 소오스/드레인 전극 상에 원자층 증착법을 이용하여 ZnO 박막을 증착하는 단계를 포함하여 이루어지는데 있다.
투명 트랜지스터, 휘어지는 트랜지스터, ZnO 반도체막, 원자층 증착법-
公开(公告)号：KR100568501B1
公开(公告)日：2006-04-07
申请号：KR1020030089372
申请日：2003-12-10
Applicant: 한국전자통신연구원
CPC classification number: H01J29/04 , H01J29/481 , H01J31/127 , H01J2201/319
Abstract: 본 발명은 형광체를 구비하는 아노드 판과 전계 에미터와 이에 인가 전압을 제어하는 제어소자를 갖는 캐소드 판 사이에 경사진 내벽을 가지는 게이트 구멍과 그 상부 주위에는 게이트 전극을 구비하는 전계 방출 디스플레이를 제공한다.
상술한 발명에 의하면, 게이트 전극에 인가되는 전압은 아노드 전압에 의한 전계 에미터의 전자방출을 억제하며 전체적으로 균일한 전위를 형성함으로써 국부적인 아킹을 방지하여 수명을 향상시킬 수 있고, 경사진 내벽을 갖는 게이트 구멍은 전계 에미터로부터 방출된 전자를 아노드의 형광체에 집속시키는 역할을 하고 이에 따라 추가적인 포커싱 그리드 없이도 고해상도의 전계 방출 디스플레이를 제조가능하게 한다.
전계 방출 디스플레이, 아노드 판, 캐소드 판Abstract translation: 本发明是在阳极板和所述电场发射器，并且具有与控制元件的阴极板之间的倾斜内壁用于控制孔的栅极，并且所述上放电电场周围到栅电极显示具有荧光这个施加的电压 提供。
-
公开(公告)号：KR100504347B1
公开(公告)日：2005-07-27
申请号：KR1020030097258
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/268
CPC classification number: H01L21/0268 , H01L21/2026 , H01L21/268
Abstract: 본 발명은 순차측면 결정성장 방법으로 성장시킨 폴리실리콘 표면을 평탄화하는 방법에 관한 것으로, 기판 상에 소정 두께로 형성된 비정질 실리콘층을 폴리실리콘층으로 순차측면고상화 방법을 이용하여 결정화하는 단계와, 폴리실리콘층을 부분용융에서 완전용융으로 전환되는 에너지 밀도를 가지는 레이저를 이용하여 상기 폴리실리콘층을 평탄화하는 단계를 포함한다. 본 발명에 의한 평탄화 공정을 사용하여 폴리실리콘 박막트랜지스터를 제작하면 소자의 전기적 특성이 향상될 수 있는 효과가 있다.
-
公开(公告)号：KR1020050066057A
公开(公告)日：2005-06-30
申请号：KR1020030097258
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/268
CPC classification number: H01L21/0268 , H01L21/2026 , H01L21/268
Abstract: Provided is a method for planarizing a polysilicon surface grown by means of a sequential lateral solidification method, which comprises the steps of: crystallizing an amorphous silicon having a predetermined thickness formed on a substrate into the polysilicon layer by means of the sequential lateral solidification method; and planarizing the polysilicon layer by means of a laser having an energy density for converting partially melted polysilicon into fully melted polysilicon, so that electrical characteristics of element may be improved when the polysilicon thin film transistor is fabricated using the planarization process.
-
-
-
-
-
-
-
-
-
Search Results
291
records
(took 0.031 seconds)
