公开(公告)号：WO1982001103A1

公开(公告)日：1982-04-01

申请号：PCT/US1981001009

申请日：1981-07-27

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  SULLIVAN D

IPC: H01L29/72

CPC classification number: H01L29/0804

Abstract: Semiconductor power devices of improved RBSOA and turn-on switching time for use with inductive as well as resistive loads. The emitter (9) of a power transistor has the form of a substantially closed ring of small cross section but great peripheral length, folded into a tortuous configuration so that emitter metallization (12) on the enclosed area can provide low series resistance. In a preferred embodiment the emitter (9) takes the form of the perimeter of a double sided comb with emitter finger regions (23) protruding away from a central spine (8). Improved RBSOA and turn-off times are achieved by the specified emitter geometry and the given width ratios for emitter (10 and 22), base (25 and 26) and metal (24). These ratios permit the device to be scaled to other overall dimensions.

Abstract translation: 具有改进的RBSOA和导通开关时间的半导体功率器件，用于感性和电阻负载。 功率晶体管的发射极（9）具有小截面但具有很大外围长度的基本闭合的环形，折叠成曲折构型，使得封闭区域上的发射极金属化（12）可提供低串联电阻。 在优选实施例中，发射器（9）呈双边梳状物的周边的形式，发射器指状区域（23）从中心脊（8）突出。 通过指定的发射极几何形状和发射器（10和22），基极（25和26）和金属（24）的给定宽度比实现改进的RBSOA和关断时间。 这些比率允许设备缩放到其他总体尺寸。

公开(公告)号：WO1982000907A1

公开(公告)日：1982-03-18

申请号：PCT/US1981000951

申请日：1981-07-13

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  SMITH P

IPC: G06F07/48

CPC classification number: G06F7/575

Abstract: Une unite arithmetique et logique statique a CMOS est capable de selectionner un operande a partir d'une pluralite d'entrees (DBn, (Alpha)DBn, (Alpha)DBn+1, (Alpha)DBn-1) et peut executer plusieurs operations arithmetiques et logiques en plus des operations de decalage vers la gauche et vers la droite. L'unite arithmetique et logique utilise des portes OR exclusif (43-46, 53-54) possedant un nombre minimal de transistors. En outre, on utilise davantage de transistors a canal N que de transistors a canal P ce qui permet d'obtenir une taille reduite et une vitesse de fonctionnement accrue. L'unite arithmetique et logique possede en outre une cellule de memoire a acces selectif (61, 62) servant de stockage temporaire et pouvant commander le bus de donnees de l'unite arithmetique et logique (14, 15).

公开(公告)号：WO1982000554A1

公开(公告)日：1982-02-18

申请号：PCT/US1981000942

申请日：1981-07-13

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  BROWN L

IPC: H04M03/22

CPC classification number: H04M19/005

Abstract: Un circuit de detection de boucle (18, 20, 22, 24, 54, 56) est couple entre un circuit hybride integre (10) qui fournit une conversion de signaux entre une paire de chemins de transmission unidirectionnels (RX, TX) et une boucle bidirectionnelle d'abonne (T,R). Le circuit de detection de boucle comprend des resistances de protection respectives (20, 22) couplees en paralleles avec une premiere et une seconde resistance de detection (18, 24) entre les bornes du circuit hybride et les bornes de la boucle de l'abonne pour etablir un passage de courant continu entre la boucle bidirectionnelle de l'abonne et le circuit hybride.

公开(公告)号：WO1981003404A1

公开(公告)日：1981-11-26

申请号：PCT/US1981000572

申请日：1981-04-29

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  SIEVERS K

IPC: H02J07/14

CPC classification number: H02J7/1461 ,  G01R31/007 ,  G01R31/343 ,  Y10S320/13

Abstract: Detector monitoring the function of the stator and rectifying diodes in a multiphase alternator battery charging system (20). A circuit combines individual phase signals form the alternator (22) to form an artificial neutral at which a normally symmetric wave signal is present. A first comparison means detects deviations in the normally symmetric wave signal greater in value than a first threshold voltage level. A second comparison means detects deviations in the normally symmetric wave signal lesser than a second threshold voltage level. Means coupled to the first and second comparators produce an output signal whenever the normally symmetric wave signal deviates above the first threshold voltage level or below the second threshold voltage level. The detection of asymmetry in the normally symmetric wave signal indicates a fault in the stator or rectifying diodes of the alternator.

Abstract translation: 检测器监测多相交流发电机电池充电系统（20）中定子和整流二极管的功能。 电路将形成交流发电机（22）的各个相位信号组合在一起形成一个人造中性点，在该中性线上存在正常对称的波信号。 第一比较装置检测正常对称波信号中的值比第一阈值电压电平更大的偏差。 第二比较装置检测小于第二阈值电压电平的正常对称波信号中的偏差。 每当正常对称波信号偏离第一阈值电压或低于第二阈值电压电平时，耦合到第一和第二比较器的装置产生输出信号。 正常对称波信号中不对称的检测表明交流发电机的定子或整流二极管的故障。

公开(公告)号：WO1981003403A1

公开(公告)日：1981-11-26

申请号：PCT/US1981000571

申请日：1981-04-29

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  MORTONSON R

IPC: H02J07/14

CPC classification number: G01R31/346 ,  G01R31/343 ,  H02J7/1461 ,  Y10S320/13

Abstract: Detector (94) monitoring the operational status of the field coil circuit in a multiphase alternator (22) and voltage regulator battery charging system. Circuit means (94) monitor a first signal at a first terminal (At) of the field coil circuit. Means (246) generate sampling intervals on a repetitive basis. Circuit means (246) interrupt the excitation signal supplied to the field coil by the voltage regulator during the sampling intervals. A second signal is measured during sampling intervals at a second terminal (field) of the field coil circuit. Comparator means (616) compare the first and second signals and produce an output signal when the comparison varies from a predetermined value.

Abstract translation: 检测器（94）监视多相交流发电机（22）和调压器电池充电系统中的励磁线圈电路的操作状态。 电路装置（94）监视励磁线圈电路的第一端（At）处的第一信号。 手段（246）在重复的基础上产生采样间隔。 电路装置（246）在采样间隔期间通过电压调节器中断提供给励磁线圈的激励信号。 在场线圈电路的第二端（场）处的采样间隔期间测量第二信号。 当比较值从预定值变化时，比较器装置（616）比较第一和第二信号并产生输出信号。

公开(公告)号：WO1981001482A1

公开(公告)日：1981-05-28

申请号：PCT/US1980001366

申请日：1980-10-14

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  MOENCH J

IPC: G11C08/00

CPC classification number: H03K19/096 ,  G11C11/4085 ,  G11C17/12

Abstract: Quiet row select circuit for holding unselected word lines or row select lines in a memory array at a predetermined voltage potential. Transistors (34), (35), (36), (37) are used to couple each row select line (R0), (R2), (R3) to the predetermined voltage potential wherein for adjacent row select lines at least one of the adjacent select lines is always coupled to the predetermined voltage when in an unselected state. A transistor (31) or (32) is also used to couple each of the adjacent row select lines together and this transistor is enabled whenever the adjacent row select lines are non-selected so that both row select lines are coupled together to the predetermined voltage level.

Abstract translation: 安静的行选择电路，用于在预定电压电位下将未选字线或行选择线保持在存储器阵列中。 晶体管（34），（35），（36），（37）用于将每行选择线（R0），（R2），（R3）耦合到预定的电压电位，其中对于相邻的行选择线， 当处于未选择状态时，相邻的选择线总是耦合到预定电压。 晶体管（31）或（32）也用于将每个相邻行选择线耦合在一起，并且每当相邻行选择线未被选择时，该晶体管被使能，使得两条行选择线耦合到预定电压 水平。

公开(公告)号：WO1981000924A1

公开(公告)日：1981-04-02

申请号：PCT/US1980001104

申请日：1980-09-08

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  ALLEN G ,  NEIDORFF R

IPC: H01L27/04

CPC classification number: G05F3/265 ,  H01L27/0229 ,  H01L29/735

Abstract: A current source (30) which provides multiple output currents having magnitudes which are of a predetermined ratio of the magnitude of an input current supplied to the current source. The current source includes an input transistor (14) and at least two output transistors (12, 16). The emitters and bases of the input and two output transistors are connected in common with the emitters thereof being connected to a terminal (18) at which is supplied a source of operating potential. The collectors are respectively coupled to individual utilization means. First and second additional transistors (32, 34) are provided having symmetrical structures with the bases thereof being connected to the bases of the output transistors and their emitters connected to the collector of the first output transistor (16). The collectors of the two output transistors are connected respectively to the collector of the input transistor and the collector of the second output transistor (12) whereby all of any saturation current produced by the first output transistor becoming saturated is equally conducted between the two additional transistors to maintain the ratio of input and output currents.

Abstract translation: 一种电流源（30），其提供多个输出电流，其大小具有预先确定的提供给电流源的输入电流的大小的比值。 电流源包括输入晶体管（14）和至少两个输出晶体管（12,16）。 输入和两个输出晶体管的发射极和基极共同连接，其发射极连接到端子（18），在端子（18）处提供工作电位源。 收集器分别耦合到个人利用装置。 提供具有对称结构的第一和第二附加晶体管（32,34），其基极连接到输出晶体管的基极，并且其发射极连接到第一输出晶体管（16）的集电极。 两个输出晶体管的集电极分别连接到输入晶体管的集电极和第二输出晶体管（12）的集电极，由此由第一输出晶体管产生的所有饱和电流饱和都在两个附加晶体管 以保持输入和输出电流的比率。

公开(公告)号：WO1981000783A1

公开(公告)日：1981-03-19

申请号：PCT/US1980001085

申请日：1980-08-22

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  SMITH S

IPC: G11C11/40

CPC classification number: H03K19/09443 ,  G11C16/08 ,  G11C16/24

Abstract: In a shared contact electrically programmable read only memory, decoding circuitry is provided to prevent unwanted device programming due to sneak paths to ground. A two input NAND gate (15, 16) is coupled between adjacent column select lines. If either of the adjacent column select lines are energized, a data line will be enabled. Thus, for each column line energized, only two data lines will be enabled and only one of these will carry a voltage for enabling a memory device.

公开(公告)号：WO1982004434A1

公开(公告)日：1982-12-23

申请号：PCT/US1982000614

申请日：1982-05-10

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  DARNELL ROBERT D ,  INGLE WILLIAM M

IPC: C01B33/08

CPC classification number: C01B33/10794 ,  C01B33/035 ,  Y02P20/582

Abstract: Procede de purification de trichlorosilane et d'autres materiaux de base de silicium. Des impuretes sous forme de traces de bore et de phosphore sont extraites du trichlorosilane (30) en faisant reagir de faibles quantites d'oxygene (42) avec le trichlorosilane a une temperature comprise entre 170 et 300 C. L'oxygene reagit avec la liaison Si-H dans le HSiCl3 pour former une espece 'SiOH' qui complexe a son tour les impuretes telles que le BCl3 ou le PCl3 presentes dans le trichlorosilane. La purification du trichlorosilane est alors accomplie aisement pendant une etape successive de distillation (46) qui separe le trichlorosilane purifie des composes complexes de phosphore ou de bore qui sont moins volatiles.

公开(公告)号：WO1982003957A1

公开(公告)日：1982-11-11

申请号：PCT/US1982000515

申请日：1982-04-21

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  ALLGOOD ROBERT NOBLE ,  KELLEY STEPHEN HARLOW

IPC: H03K13/02

CPC classification number: H03M1/02 ,  H03M1/16 ,  H03M1/74

Abstract: Un amplificateur operationnel (18) est capable d'effectuer selectivement une variete de fonctions de circuits. Un amplificateur operationnel simple (18) utilise des condensateurs commutes (24, 32 et 36) pour echantillonner-bloquer un signal d'entree VIN pour etablir un pole de basse frequence, pour appliquer l'echantillon sur une capacitance de sortie (47 et 48) et charger la capacitance, et pour comparer le signal d'entree VIN a une reference VAG. Le circuit a multi-fonctions (12) permet une grande conservation dans la zone circuit ainsi qu'une versatilite des applications de circuit. Un mode de realisation de l'invention consiste a utiliser un convertisseur numerique/analogique de compression-extension (14) ayant un condensateur qui peut etre utilise comme capacitance de sortie (47 et 48) du circuit de l'amplificateur operationnel (12). Le convertisseur numerique/analogique utilise un convertisseur numerique/analogique a echelle R (52) couple directement a un convertisseur numerique/analogique C (50) et possede une structure de commutation qui est plus simple que les circuits comparables de l'art anterieur. Le convertisseur numerique/analogique (14) est asynchrone et possede une capacite programmable de conversion MIC suivant les lois A- et Mu-225. Un circuit filtre de reception de l'amplificateur operationnel (16) est couple directement au convertisseur numerique/analogique C (50), lequel circuit utilise le convertisseur numerique/analogique C (50) comme condensateur d'entree, eliminant ainsi le besoin d'utiliser un amplificateur tampon et permettant au convertisseur numerique/analogique (14) d'etre utilise a la fois pour la conversion analogique/numerique et la conversion numerique/analogique.