-
公开(公告)号:CN102231014A
公开(公告)日:2011-11-02
申请号:CN201110161950.9
申请日:2011-06-16
Applicant: 深圳市华星光电技术有限公司
CPC classification number: G02F1/13452 , G02F1/13454 , G09G3/36 , G09G2370/08 , H01L23/49838 , H01L23/4985 , H01L2924/0002 , H05K1/0296 , H05K1/189 , H05K2201/09227 , H01L2924/00
Abstract: 本发明公开一种用于液晶面板的软板上芯片构造,其包含一软板、一驱动芯片及多个输出侧线路。所述软板设有一输出侧边用以连接至一液晶面板。所述驱动芯片设于所述软板上表面,所述驱动芯片的长方向与所述输出侧边呈垂直或呈倾斜角。所述多个输出侧线路呈一直线、弧线或L形,以连接所述驱动芯片两侧的接点至所述输出侧边,从而简化所述软板上芯片构造的电路设计。
-
公开(公告)号:CN101614381A
公开(公告)日:2009-12-30
申请号:CN200910149964.1
申请日:2009-06-24
Applicant: 三星电子株式会社
CPC classification number: H05K1/0295 , H01L25/0753 , H01L2224/16225 , H05K2201/09227 , H05K2201/09254 , H05K2201/09318 , H05K2201/0949 , H05K2201/09663 , H05K2201/09954 , H05K2201/10106 , H05K2203/173
Abstract: 本发明提供一种副底座、包括副底座的发光器件以及制造方法。该副底座适于安装在其上的器件的AC和DC运行,其包括:基础基板,包括第一表面和第二表面,第一表面与第二表面不同;在第一表面上的导电图案;在第二表面上的第一对第一和第二电极和第二对第一和第二电极;以及延伸穿过第一表面与第二表面之间的基础基板的多个通路,其中导电图案包括沿第一对第一和第二电极的第一电极和第二电极之间的第一电路路径的第一组安装部和两个通路部,以及沿第二对第一和第二电极的第一电极和第二电极之间的第二电路路径的第二组安装部和两个通路部,并且通路部通过通路将导电图案的相应部分连接到第一对第一和第二电极及第二对第一和第二电极中的相应电极。
-
公开(公告)号:CN101601129A
公开(公告)日:2009-12-09
申请号:CN200880003685.8
申请日:2008-01-29
Applicant: 罗姆股份有限公司
Inventor: 臼井弘敏
CPC classification number: H05K1/112 , H01L23/3128 , H01L23/49816 , H01L23/49838 , H01L24/45 , H01L24/48 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/181 , H05K3/3436 , H05K2201/09227 , H05K2201/10674 , H01L2224/05599 , H01L2924/00012
Abstract: 提供一种可谋求成本降低的构造的安装基板和在其之上来表面安装半导体装置而成的电子设备。安装基板是安装具有直线排列成矩阵状的外部端子的半导体装置之安装基板,具备排列在所述半导体装置相对的表面上、接合各所述外部端子的接合部;和连接于各所述接合部、引出到接合所述半导体装置的区域外的布线。排列于内侧的4行×n列(n:5以上的整数)个各所述接合部上连接的所述布线形成于第1布线层。包围所述4行×n列个所述接合部外侧的、排列成环状2列的各所述接合部上连接的所述布线形成于与所述第1布线层不同的第2布线层。
-
公开(公告)号:CN101470687A
公开(公告)日:2009-07-01
申请号:CN200710203514.7
申请日:2007-12-28
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
CPC classification number: G06F13/4068 , G06F2213/0026 , H05K1/0237 , H05K1/0295 , H05K1/141 , H05K3/222 , H05K2201/044 , H05K2201/09227 , H05K2201/09954 , H05K2201/10189
Abstract: 一种信号转接卡包括若干信号端,所述信号端分别用来与一南桥芯片的两对PCI-E X1差分信号端、一高清晰度多媒体接口的一信号端、所述高清晰度多媒体接口的四对差分信号端、一北桥芯片的四对差分信号端、所述北桥芯片的另一对差分信号端之一以及一PCI-E X16插槽的两对差分信号端对应电性连接,从而完成所述北桥芯片与所述高清晰度多媒体接口间的信号转接,及所述南桥芯片与PCI-E X16插槽间的信号转接。并提供一种与其配合的连接器,以便于所述信号转接卡安装于一主机板上,在所述北桥芯片在与所述高清晰度多媒体接口进行信号传输的同时将所述PCI-E X16插槽与所述南桥芯片的PCI-E X1信号连接,藉此提高所述主机板的硬件利用率。
-
公开(公告)号:CN101290915A
公开(公告)日:2008-10-22
申请号:CN200810009206.5
申请日:2008-01-29
Applicant: 联发科技股份有限公司
Inventor: 李锦智
IPC: H01L23/48 , H01L23/485 , H01L23/488 , H01L23/498 , H05K1/02
CPC classification number: H05K1/112 , H01L23/49838 , H01L23/50 , H01L24/06 , H01L2924/14 , H05K2201/09227 , H05K2201/09254 , H05K2201/10734 , H01L2924/00
Abstract: 本发明涉及一种布局电路,包含第一3*2栅格阵列,其包含第一信号接触点,第二信号接触点以及第三信号接触点;第一固定电势接触点以及第二固定电势接触点,耦接至第一固定电势;其中第一固定电势接触点以及第二固定电势接触点按照对角排列成第一2*2阵列,且第一信号接触点以及第二信号接触点按照对角排列成第一2*2阵列。因此,本发明可以减少布局面积并提供更多的信号通路。
-
公开(公告)号:CN101241560A
公开(公告)日:2008-08-13
申请号:CN200810001869.2
申请日:2008-01-17
Applicant: 富士通株式会社
IPC: G06K19/077 , H01L21/60
CPC classification number: G06K19/07749 , G06K19/07718 , G06K19/0775 , H01L21/67144 , H01L2224/16 , H01L2224/75252 , H01L2924/00011 , H01L2924/00014 , H01L2924/01079 , H05K1/0393 , H05K3/0097 , H05K2201/09227 , H05K2203/1545 , Y10T29/49016 , H01L2224/0401
Abstract: 本发明公开了一种标签制造系统,包括:天线形成设备,其在长度足以布置多个所述基体的长基体片上以如下方式形成多个天线,所述方式使得所述天线被形成为包括多个天线定向的点对称布置,并且所述天线形成设备将所述基体片卷绕成卷体;IC芯片安装设备,其将所述基体片从所述卷体中拉出,将所述IC芯片以对应于各个天线的定向的定向安装在形成在被拉出的基体片上的所述各个天线上,并且将所述IC芯片与所述天线电连接;以及后处理设备,其对其中IC芯片已安装在所述天线上的基体片进行后处理,以将所述基体片后处理成完成的电子器件。
-
公开(公告)号:CN1936877A
公开(公告)日:2007-03-28
申请号:CN200610126229.5
申请日:2006-08-25
Applicant: 三星电子株式会社
Inventor: 康龙真
IPC: G06F13/40
CPC classification number: H05K1/181 , G06F17/5077 , H05K2201/09227 , H05K2201/10159 , H05K2201/10689 , Y02P70/611
Abstract: 一种对在CPU和DRAM之间的数据传输线进行布线的方法,其中CPU包括由一组插针编号标识的CPU数据插针,DRAM也包括由一组插针编号标识的DRAM数据插针,该方法包括使用数据传输线连接CPU的数据插针和DRAM的数据插针,数据传输线包括比特单位数据传输线,这样比特单位数据传输线不会彼此交叉并且CPU数据插针的插针编号和DRAM数据插针的插针编号不匹配。
-
公开(公告)号:CN1914962A
公开(公告)日:2007-02-14
申请号:CN200580004012.0
申请日:2005-02-03
Applicant: 皇家飞利浦电子股份有限公司
IPC: H05K1/11
CPC classification number: H05K1/114 , H01L23/49838 , H01L23/50 , H01L2924/0002 , H05K3/4602 , H05K2201/09227 , H05K2201/10734 , Y10T29/49155 , H01L2924/00
Abstract: 公开了一种多层电路板(MPCB),包括第一层(201)和基本平行于第一层(201)的第四层(204)。多个电接触(207aa,207ca,207ea,207bb,207db,207ac,207cc,207ec,207bd,207dd,207ba,207da,207ab,207cb,207eb,207bc,207dc,207ad,207cd,207ed;311)形成在该多层电路板的第一层(201)上并设置在第一格栅中。该多个电接触分成用于在第一层(201)内定线的第一子集(207aa,207ca,207ea,207bb,207db,207ac,207cc,207ec,207bd,207dd)、和用于在第四层(204)内定线的第二子集(207ba,207da,207a b,207cb,207eb,207bc,207dc,207a d,207cd,207ed)。多个通孔(210aa,210ba,210ab,210bb,210bc,210ac,210bc,210ad,210bd,210cd;310)形成在第一层(201)和第四层(204)之间并且均设置成邻近该多个电接触的第二子集(207ba,207da,207ab,207cb,207eb,207bc,207dc,207ad,207cd,207ed)中的至少一个,该多个通孔(210aa,210ba,210ab,210bb,210bc,210a c,210bc,210ad,210bd,210cd;310)在其每对之间具有间距,所述间距大于该多个电接触(207aa,207ca,207ea,207bb,207db,207a c,207cc,207ec,207bd,207dd,207ba,207da,207ab,207cb,207eb,207bc,207dc,207ad,207cd,207ed;311)的相邻电接触之间的最小间距。
-
公开(公告)号:CN1638103A
公开(公告)日:2005-07-13
申请号:CN200410098012.9
申请日:2004-12-01
Applicant: 三星电子株式会社
CPC classification number: H01L23/49838 , G02F1/13452 , H01L21/563 , H01L23/4985 , H01L2924/0002 , H01L2924/12044 , H05K1/142 , H05K1/147 , H05K3/361 , H05K2201/09227 , H05K2201/10681 , H01L2924/00
Abstract: 一种带型电路衬底,包括:带基薄膜;设置在所述带基薄膜上的第一布线和第二布线。该第一布线经由第一侧延伸至芯片安装部分中,并在芯片安装部分内朝第二侧弯曲。该第二布线经由第三侧延伸至芯片安装部分中,并在芯片安装部分内朝第二侧弯曲。所述第一、第二和第三侧是芯片安装部分中的不同侧。因此,通过在芯片安装部分内设置布线减小带基薄膜的尺寸,进而降低带基薄膜的成本,以进一步最小化使用带型电路衬底的电子装置,例如显示板装置。
-
公开(公告)号:CN1630066A
公开(公告)日:2005-06-22
申请号:CN200410090406.X
申请日:2004-11-12
Applicant: 国际商业机器公司
Inventor: I·梅米斯
CPC classification number: H01L23/49822 , H01L23/49827 , H01L23/49833 , H01L2224/16 , H01L2224/16225 , H01L2224/16235 , H01L2224/32225 , H01L2224/73204 , H01L2924/01019 , H01L2924/01078 , H01L2924/01087 , H01L2924/01322 , H01L2924/09701 , H01L2924/10253 , H01L2924/15173 , H01L2924/15174 , H01L2924/15311 , H01L2924/15312 , H05K1/112 , H05K2201/09227 , H05K2201/10674 , H01L2924/00
Abstract: 通过重新定位从芯片穿过载体的上信号平面的信号,改善了在倒装芯片/球栅阵列组件中从半导体芯片到印制布线板的信号引出。这包括展开电路线从与芯片通信的上表面穿过芯片载体,穿过核心到达信号从载体出来到达印制布线板的下表面。通过更好地利用核心和芯片之间的信号平面的表面积来实现这种展开。信号在每个上信号平面上展开,从而更多的信号可以通过在核心中的过孔传输到下信号平面,在那里它们可以引出到芯片的印迹区的外部,从而增加了引出印迹区的电路密度。
-
-
-
-
-
-
-
-
-