公开(公告)号：FR3003686A1

公开(公告)日：2014-09-26

申请号：FR1352497

申请日：2013-03-20

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： HALIMAOUI AOMAR ,  HARTMANN JEAN-MICHEL

IPC: H01L21/20 ,  H01L21/26 ,  H01L21/324

Abstract: L'invention concerne un procédé comprenant : formation d'une couche de silicium germanium (208) par croissance épitaxiale sur une couche de silicium (206) disposée sur un substrat (202) ; implantation des atomes pour amorphiser la couche de silicium et une partie inférieure (208A) de la couche de silicium germanium sans amorphiser une partie superficielle (208B) de la couche de silicium germanium ; et recuit pour recristalliser la partie inférieure (208A) de la couche de silicium germanium et la couche de silicium (206), d'où il résulte que la couche de silicium devient une couche de silicium contraint.

公开(公告)号：FR3001831A1

公开(公告)日：2014-08-08

申请号：FR1350941

申请日：2013-02-04

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： NIEBOJEWSKI HEIMANU ,  MORAND YVES ,  LE ROYER CYRILLE

IPC: H01L29/49 ,  H01L21/28 ,  H01L29/78

Abstract: L'invention concerne un transistor MOS comprenant, au-dessus d'un isolant de grille (4), un empilement conducteur de grille (6-7) ayant une hauteur, une longueur et une largeur, cet empilement ayant une partie basse (6) voisine de l'isolant de grille et une partie haute (7 ; 27 ; 50), dans lequel ledit empilement a une première longueur (L1) dans sa partie basse, et une deuxième longueur (L2) inférieure à la première longueur dans sa partie haute.

公开(公告)号：FR3001577A1

公开(公告)日：2014-08-01

申请号：FR1350770

申请日：2013-01-30

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： CHAPELON LAURENT-LUC ,  ANCEY PASCAL ,  LHOSTIS SANDRINE

IPC: H01L23/36 ,  H01L25/065

Abstract: Structure intégrée, comprenant un support (7) supportant au moins une puce (1) et un boîtier de dissipation thermique (4), fixé à ladite puce, thermiquement conducteur et thermiquement dilatable de façon compatible avec ladite puce.

公开(公告)号：FR2991502B1

公开(公告)日：2014-07-11

申请号：FR1254933

申请日：2012-05-29

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

Inventor： FENOUILLET-BERANGER CLAIRE ,  DENORME STEPHANE

IPC: H01L21/8232

公开(公告)号：FR3000296A1

公开(公告)日：2014-06-27

申请号：FR1262812

申请日：2012-12-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： THONNART YVAIN ,  GIRAUD BASTIEN ,  ABOUZEID FADY ,  CLERC SYLVAIN ,  NOEL JEAN-PHILIPPE

IPC: H01L27/088

Abstract: L'invention concerne un circuit intégré, comprenant -un bloc comportant comportant : • un premier (38) et un second (40) caissons semi-conducteurs de dopages opposés ; • des cellules standard (42, 43), placées les unes à côté des autres, chaque cellule standard (42) comportant des premiers transistors (60, 62);une cellule d'arbre d'horloge (30), entourée par les cellules standard, la cellule d'arbre d'horloge (30) comportant : - un troisième caisson semi-conducteur (104), présentant un dopage de même type que le dopage du premier caisson (38) ; - des seconds transistors (100, 102); - une bande semi-conductrice (106), s'étendant continûment autour du troisième caisson (104) et présentant un dopage de type opposé au dopage du troisième caisson, pour isoler électriquement le troisième caisson (104) du premier caisson (38).

公开(公告)号：FR3000295A1

公开(公告)日：2014-06-27

申请号：FR1262811

申请日：2012-12-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： GIRAUD BASTIEN ,  ABOUZEID FADY ,  CLERC SYLVAIN ,  NOEL JEAN-PHILIPPE ,  THONNART YVAIN

IPC: H01L27/088

Abstract: L'invention concerne un circuit intégré comprenant : • un premier caisson (60) semi-conducteur ; • une pluralité de cellules standard (66), chaque cellule standard comportant un premier transistor à effet de champ de technologie FDSOI comprenant un premier plan de masse semi-conducteur, situé immédiatement sur le premier caisson ;ne cellule d'arbre d'horloge (30), contiguë à des cellules standard, la cellule d'arbre d'horloge comportant un second transistor à effet de champ de technologie FDSOI lequel comporte un second plan de masse semi-conducteur situé immédiatement sur le premier caisson (60), de manière à former une jonction p-n avec ce premier caisson. Le circuit intégré comporte un réseau d'alimentation (51) électrique apte à appliquer des polarisations électriques distinctes directement sur les premier et second plans de masse.

公开(公告)号：FR2996679A1

公开(公告)日：2014-04-11

申请号：FR1259614

申请日：2012-10-09

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CAUBET PIERRE ,  DOMENGIE FLORIAN ,  BAUDOT SYLVAIN

IPC: H01L21/203 ,  H01L21/336 ,  H01L29/43

Abstract: L'invention concerne un procédé de formation d'une couche de nitrure de titane d'aluminium (TiAlN) sur une plaquette (56) par un dépôt physique en phase vapeur assisté par plasma, comprenant une première étape uniquement à une puissance radiofréquence comprise entre 100 et 500 W, et une seconde étape à puissance radiofréquence comprise entre 500 et 1000 W superposée à une puissance continue (DC) comprise entre 100 et 1000 W. L'invention concerne également une grille isolée comprenant une telle couche de nitrure de titane d'aluminium.

公开(公告)号：FR2995723A1

公开(公告)日：2014-03-21

申请号：FR1258776

申请日：2012-09-19

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BIANCHI RAUL ANDRES

IPC: H01L27/088 ,  G05F3/02

Abstract: L'invention concerne un circuit électronique de fourniture d'une tension ou d'un courant variant de façon linéaire en fonction de la température dans une plage de températures, comprenant au moins deux transistors MOS (RVT, LVT) identiques traversés par le même courant de drain, chaque transistor ayant un canal (28) complètement déplété qui est séparé d'une région semiconductrice dopée (48, 50) par une couche isolante (16, 18), les types de conductivité des dopants desdites régions semiconductrices dopées étant différents, ladite tension ou ledit courant étant proportionnel à la différence entre les tensions grille-source/drain des deux transistors.

公开(公告)号：FR2995442A1

公开(公告)日：2014-03-14

申请号：FR1258471

申请日：2012-09-10

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： NODIN JEAN-FRANCOIS ,  SOUSA VERONIQUE ,  LHOSTIS SANDRINE

IPC: H01L21/02 ,  H01L21/20

Abstract: L'invention concerne une cellule mémoire comprenant un via en un matériau à changement de phase (41) disposé entre une électrode inférieure (33) et une électrode supérieure (39), dans laquelle le via comprend une région centrale (43) entourée latéralement par une région périphérique (45), les températures de cristallisation et de fusion de la région centrale étant respectivement inférieures à celles de la région périphérique.

公开(公告)号：FR2985086B1

公开(公告)日：2014-02-28

申请号：FR1162470

申请日：2011-12-27

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： ALLEAUME CLOVIS

IPC: H01L21/027