公开(公告)号：FR3001577A1

公开(公告)日：2014-08-01

申请号：FR1350770

申请日：2013-01-30

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： CHAPELON LAURENT-LUC ,  ANCEY PASCAL ,  LHOSTIS SANDRINE

IPC: H01L23/36 ,  H01L25/065

Abstract: Structure intégrée, comprenant un support (7) supportant au moins une puce (1) et un boîtier de dissipation thermique (4), fixé à ladite puce, thermiquement conducteur et thermiquement dilatable de façon compatible avec ladite puce.

公开(公告)号：FR2980584A1

公开(公告)日：2013-03-29

申请号：FR1158501

申请日：2011-09-23

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： TAIBI RACHID ,  CHAPPAZ CEDRICK ,  DI CIOCCIO LEA ,  CHAPELON LAURENT-LUC

IPC: G01R31/02 ,  H01L21/66

Abstract: Structure intégrée tridimensionnelle et procédé de fabrication correspondant, ladite structure comprenant deux lignes métalliques (LM1, LM2) enfouies au sein de ladite structure, deux circuits intégrés (CI1, CI2) assemblés contenant respectivement les deux lignes, au moins deux cavités (CV1, CV2) traversant l'un des circuits intégrés et débouchant sur deux endroits respectivement en contact électrique avec les deux lignes métalliques, les dimensions desdites cavités (CV1, CV2) permettant le placement d'un appareil de mesure au fond desdites cavités en contact électrique avec les deux endroits.

公开(公告)号：FR2999017A1

公开(公告)日：2014-06-06

申请号：FR1261535

申请日：2012-12-03

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： JOBLOT SYLVAIN ,  CHAPELON LAURENT-LUC

IPC: H01L23/36 ,  H01L23/60 ,  H01L25/04

Abstract: La structure intégrée tridimensionnelle comprend deux puces (1, 2) ayant chacune un substrat (10, 20) ainsi qu'un bloc d'interconnexion (11, 21) situé au dessus d'une première face (F1) du substrat et comportant un empilement de niveaux de métallisations et de niveaux de vias enrobés dans une région électriquement isolante, les deux puces étant mutuellement solidarisées par l'intermédiaire desdits blocs d'interconnexion. Au moins l'un des deux blocs d'interconnexion (11, 21) comprend au moins une couche thermiquement conductrice et électriquement isolante (12, 22) s'étendant parallèlement à l'interface entre les deux puces et en contact avec au moins une partie métallique dudit bloc d'interconnexion (11, 21).

公开(公告)号：FR2980584B1

公开(公告)日：2013-10-25

申请号：FR1158501

申请日：2011-09-23

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： TAIBI RACHID ,  CHAPPAZ CEDRICK ,  DI CIOCCIO LEA ,  CHAPELON LAURENT-LUC

IPC: G01R31/02 ,  H01L21/66

公开(公告)号：FR3109467A1

公开(公告)日：2021-10-22

申请号：FR2003759

申请日：2020-04-15

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： FOUREL MICKAEL ,  CHAPELON LAURENT-LUC

IPC: H01L27/146

Abstract: Dispositif d'acquisition d'images La présente description concerne un dispositif d'acquisition d'images (11) comprenant au moins une couche (35) en un matériau inorganique diélectrique entre une matrice de filtres couleur (33) et un réseau de microlentilles (37). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR2970118B1

公开(公告)日：2013-12-13

申请号：FR1061355

申请日：2010-12-30

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/768

公开(公告)号：FR2969376A1

公开(公告)日：2012-06-22

申请号：FR1060639

申请日：2010-12-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/77 ,  H01L21/822

Abstract: Procédé de fabrication de puces de circuits intégrés, comprenant : réaliser des portions d'affaiblissement (13) dans une plaquette de substrat (10), autour d'une pluralité d'emplacements (15) ; réaliser une pluralité de puces de circuits intégrés (36) dans lesdits emplacements, incluant respectivement les portions de ladite plaquette de substrat correspondant auxdits emplacements ; et détruire lesdites portions d'affaiblissement (13) de façon à singulariser des puces de circuits intégrés.

公开(公告)号：FR2968834A1

公开(公告)日：2012-06-15

申请号：FR1060344

申请日：2010-12-10

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L27/06

Abstract: Procédé de réalisation de structures intégrées tridimensionnelles comprenant : a) un assemblage sur plusieurs premiers circuits intégrés (IC1) réalisés au sein d'une plaque semi-conductrice de plusieurs deuxièmes circuits intégrés (IC2) ; b) un dépôt d'une couche de résine encapsulant les deuxièmes circuits intégrés (IC2) et comblant les espaces latéraux entre les deuxièmes circuits intégrés (IC2) ; c) un amincissement des substrats des premiers (IC1) ou des deuxièmes circuits intégrés (IC2) en utilisant comme poignée de maintien la couche de résine ou le substrat des premiers circuits intégrés ; d) une réalisation d'au moins une liaison traversante électriquement conductrice dans le substrat de chaque circuit intégré aminci ; et e) une découpe des assemblages des premiers (IC1) et deuxièmes circuits intégrés (IC2) de manière à former les structures intégrées tridimensionnelles.

公开(公告)号：FR2970119B1

公开(公告)日：2013-12-13

申请号：FR1061356

申请日：2010-12-30

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/768

Abstract: Procédé de réalisation d'un moyen de connexion électrique d'une puce de circuits intégrés et puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de la plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, dans lesquels au moins un via local de connexion électrique (7a) en une matière conductrice de l'électricité, est formé dans un trou (8a) et un évidement (8b) de la plaque de substrat (2) et est reliée à une portion de connexion (9) dudit réseau d'interconnexion électrique ; un pilier de connexion électrique (16) en une matière conductrice de l'électricité, est formé sur une partie arrière du via de connexion électrique ; et une couche extérieure locale de protection (18) peut recouvrir au moins en partie le via de connexion électrique et le pilier de connexion électrique.

公开(公告)号：FR2980917A1

公开(公告)日：2013-04-05

申请号：FR1158794

申请日：2011-09-30

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CUZZOCREA JULIEN ,  CHAPELON LAURENT-LUC

IPC: H01L21/768

Abstract: Procédé de réalisation d'une liaison traversante électriquement conductrice au sein d'un premier support semi-conducteur (SCI) ayant une face avant et comportant un substrat de silicium, ledit procédé comprenant: - une formation d'une première couche isolante au dessus de ladite face avant du premier support semi-conducteur, - une réalisation d'une poignée de maintien comprenant au sein d'un support semi-conducteur additionnel rigide (SR) comportant une couche intermédiaire semi-conductrice (SCI) une formation de part et d'autre de ladite couche intermédiaire semi-conductrice d'une région poreuse (RP) et d'une couche isolante additionnelle (ISOA), - un collage direct de ladite première couche isolante et de ladite couche isolante additionnelle, - un amincissement du substrat de silicium dudit premier support semi-conducteur de manière à former une face arrière opposée à ladite face avant, ladite liaison traversante électriquement conductrice étant réalisée depuis ladite face arrière postérieurement à l'étape d'amincissement ou depuis ladite face avant préalablement à l'étape d'amincissement, ladite liaison électrique débouchant alors après amincissement sur ladite face arrière.