-
公开(公告)号：KR1020080008734A
公开(公告)日：2008-01-24
申请号：KR1020060068334
申请日：2006-07-21
Applicant: 삼성전자주식회사
IPC: G02F1/1343 , G02F1/1335
CPC classification number: G02F1/133528 , G02F1/134336 , G02F2001/133548 , H01L27/12
Abstract: A display panel, a display device and a manufacturing method thereof are provided to use an electrode of the display device as a polarizing panel, thereby removing the polarizing panel arranged at the rear of the display panel and simplifying the processes. A gate line is formed on a substrate. A gate insulating layer is formed on the substrate to cover the gate line. A data line is crossed with the gate line and includes a source electrode. A drain electrode(175) is located oppositely to the source electrode. Plural line patterns(193) are electrically connected with the drain electrode and polarizes the incidence light beam. The distance of line patterns is below 200 nanometer. The width of the line pattern is below 100 nanometer. An alignment layer is formed on the electrode. The electrode includes at least one among Al, Ag, Cu, Mo, Cr, Ta, Ti or alloy thereof. The gate insulating layer includes an opened pixel area.
Abstract translation: 提供显示面板，显示装置及其制造方法以使用显示装置的电极作为偏振面板，从而去除布置在显示面板后部的偏振片，并简化了工艺。 在基板上形成栅极线。 栅极绝缘层形成在衬底上以覆盖栅极线。 数据线与栅极线交叉并且包括源电极。 漏电极（175）位于与源电极相对的位置。 多个线图案（193）与漏电极电连接并使入射光束偏振。 线条的距离低于200纳米。 线图案的宽度低于100纳米。 在电极上形成取向层。 电极包括Al，Ag，Cu，Mo，Cr，Ta，Ti或其合金中的至少一种。 栅极绝缘层包括开放的像素区域。
-
公开(公告)号：KR100796745B1
公开(公告)日：2008-01-22
申请号：KR1020000063246
申请日：2000-10-26
Applicant: 삼성전자주식회사
IPC: G02F1/136
Abstract: 절연 기판 위에 은 박막으로 이루어진 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 은 박막의 표면 및 계면에는 은 합금막이 형성되어 있다. 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 은 박막으로 이루어진 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있고, 은 박막의 표면 및 계면에는 은 합금막이 형성되어 있다. 그 위에 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 갖는 보호막이 형성되어 있고, 그 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 이때, 배선의 내부는 은 박막으로 형성되어 있어 배선의 저항을 줄일 수 있으며, 배선의 표면 및 계면에 은 합금막이 형성되어 있어 보호막에 드레인 전극 및 패드를 드러내는 접촉 구멍을 형성할 때와 소스 전극과 드레인 전극 사이의 저항성 접촉층을 제거할 때 은 박막이 식각되는 것을 방지할 수 있다.
은, 은 합금-
公开(公告)号：KR100740930B1
公开(公告)日：2007-07-19
申请号：KR1020000063245
申请日：2000-10-26
Applicant: 삼성전자주식회사
IPC: G02F1/136
Abstract: 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있다. 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 그 위에 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 갖는 보호막이 형성되어 있고, 그 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 이때, 배선은 하부의 은 합금막과 상부의 IZO막으로 이루어진 이중막으로 형성되어 있다. 이와 같이, 배선이 은 합금과 같은 저저항 금속으로 형성되어 있어 배선의 저항을 줄일 수 있으며, IZO막은 보호막에 패드를 드러내는 접촉 구멍을 형성할 때 패드가 식각되는 것을 방지하며, 데이터 배선을 형성한 후 채널부의 저항성 접촉층을 제거할 때 데이터 배선이 식각되는 것을 방지한다.
은 합금, IZOAbstract translation: 包括栅极线，栅极电极和栅极焊盘的栅极布线形成在绝缘基板上。 并且在其上顺序形成栅极绝缘膜，半导体层和欧姆接触层。 包括数据线，源电极，漏电极和数据焊盘的数据线形成在欧姆接触层上。 在其上形成具有用于分别暴露漏电极，栅极焊盘和数据焊盘的接触孔的保护膜，并且在其上形成像素电极，辅助栅极焊盘和辅助数据焊盘。 此时，布线由下侧的银合金膜和上侧的IZO膜构成的双层膜形成。 以这种方式，布线在这里形成为低电阻金属如合金，并且可以降低布线的电阻，并防止焊盘被蚀刻以形成接触孔，露出垫，所述IZO膜是保护膜，以形成数据线 由此在去除后沟道部分的欧姆接触层时防止数据线被蚀刻。
-
公开(公告)号：KR1020070052589A
公开(公告)日：2007-05-22
申请号：KR1020050110390
申请日：2005-11-17
Applicant: 삼성전자주식회사
CPC classification number: G02F1/136286 , G02F1/1368 , G02F2001/136295 , G02F2201/123 , G02F2202/36
Abstract: 작동의 신뢰성이 향상된 표시기판 및 이의 제조 방법이 개시된다. 베이스 기판에 형성된 게이트 배선은 알루미늄과 나노물질로 이루어진 게이트 금속층으로 형성된다. 나노물질은 게이트 금속층의 인장 강도를 강화시켜 게이트 배선에서 힐락의 발생을 감소시킨다. 소스 배선은 게이트 배선과 교차하여 화소 영역을 정의하며, 스위칭소자는 게이트 전극, 반도체층, 반도체층의 위로 연장된 소스 전극 및 소스 전극과 대향하며 반도체층 위에 배치된 드레인 전극을 포함한다. 화소 전극은 화소 영역에 형성되며 드레인 전극과 전기적으로 연결된다. 따라서, 게이트 배선에서 힐락의 발생이 감소되어 표시 장치의 작동의 신뢰성이 향상된다.
힐락, 알루미늄, 게이트, 표시기판, 산화알루미늄, 질화알루미늄-
公开(公告)号：KR1020070049278A
公开(公告)日：2007-05-11
申请号：KR1020050106274
申请日：2005-11-08
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L29/458 , G02F2001/13629 , G02F2001/136295 , H01L27/124 , H01L29/4908 , Y10T428/12903
Abstract: 본 발명의 일 실시예에 따른 배선은 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 중간막, 및 상기 중간막 상에 형성된 캡핑막을 포함하거나, 또는 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 제1 중간막, 상기 제1 중간막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 제2 중간막, 및 상기 제2 중간막 상에 형성된 캡핑막을 포함한다.
박막 트랜지스터, 구리, 구리 질화물, 구리 산화물, 중간막-
Patent Agency Ranking
公开(公告)号：KR1020070039274A
公开(公告)日：2007-04-11
申请号：KR1020050094423
申请日：2005-10-07
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L27/1288 , H01L27/1214
Abstract: The present invention relates to a manufacturing method of a thin film transistor array panel. the method includes forming a gate line including a gate electrode on a substrate, forming a first insulating layer on the gate line, forming a semiconductor layer on the first insulating layer, forming an ohmic contact on the semiconductor layer, forming a data line including a source electrode and a drain electrode on the ohmic contact, depositing a second insulating layer, forming a first photoresist on the second insulating layer, etching the second insulating layer and the first insulating layer using the first photoresist as an etching mask to expose a portion of the drain electrode and a portion of the substrate, forming a pixel electrode connected to an exposed portion of the drain electrode using selective deposition, and removing the first photoresist.
Abstract translation: 本发明涉及薄膜晶体管阵列面板的制造方法。 该方法包括在基板上形成包括栅电极的栅极线，在栅极线上形成第一绝缘层，在第一绝缘层上形成半导体层，在半导体层上形成欧姆接触，形成数据线， 源电极和漏电极，沉积第二绝缘层，在第二绝缘层上形成第一光致抗蚀剂，使用第一光致抗蚀剂蚀刻第二绝缘层和第一绝缘层作为蚀刻掩模，以暴露部分 所述漏电极和所述衬底的一部分，使用选择性沉积形成连接到所述漏极的暴露部分的像素电极，以及去除所述第一光致抗蚀剂。
-
公开(公告)号：KR1020070025214A
公开(公告)日：2007-03-08
申请号：KR1020050081086
申请日：2005-09-01
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136286 , G02F2001/136295 , H01L27/124 , H01L27/1259
Abstract: A metal line of a thin film transistor substrate and a thin film transistor substrate having the metal line are provided to reduce resistance of the metal line and improve reliability of the metal line by sequentially laminating an adhesive film, an Ag film and a passivation film made of AlNdNi to form the metal line. A metal line of a thin film transistor substrate includes an adhesive film, a low-resistivity metal film and a passivation film. The adhesive film is formed on an insulating substrate, and the low-resistivity metal film is formed on the adhesive film. The passivation film is formed of AlNdNi on the low-resistivity metal film. A thin film transistor substrate includes a plurality of pixels defined by gate lines extended in a first direction and source lines extended in a second direction, and switching elements(TFT) respectively formed at the pixels. The source lines and source and drain electrodes of the switching elements respectively include adhesive films(120a,160a), low-resistivity metal films(120b,160b) and passivation films(120c,160c) formed of AlNdNi.
Abstract translation: 提供薄膜晶体管基板的金属线和具有金属线的薄膜晶体管基板，以通过依次层压粘合膜，Ag膜和钝化膜来降低金属线的电阻并提高金属线的可靠性 的AlNdNi以形成金属线。 薄膜晶体管基板的金属线包括粘合膜，低电阻率金属膜和钝化膜。 粘合膜形成在绝缘基板上，并且在粘合膜上形成低电阻率金属膜。 钝化膜由低电阻率金属膜上的AlNdNi形成。 薄膜晶体管基板包括由沿第一方向延伸的栅极线和沿第二方向延伸的源极线限定的多个像素以及分别形成在像素处的开关元件（TFT）。 开关元件的源极线和源极和漏极电极分别包括由AlNdNi形成的粘合膜（120a，160a），低电阻率金属膜（120b，160b）和钝化膜（120c，160c）。
-
公开(公告)号：KR1020070009325A
公开(公告)日：2007-01-18
申请号：KR1020050064483
申请日：2005-07-15
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: H01L27/124 , G02F2001/13629 , G02F2001/136295 , H01L23/53238 , H01L27/12 , H01L29/41733 , H01L29/458 , H01L29/4908 , H01L2924/0002 , H01L2924/12044 , H01L2924/3011 , Y10T29/49117 , H01L2924/00
Abstract: A line structure, a line forming method, a thin film transistor substrate, and a manufacturing method thereof are provided to obtain a copper line structure with an improved adhesive force and a good profile by providing a barrier layer including copper nitride formed on a lower structure and a copper conductive layer including copper or copper alloy formed on the barrier layer. A barrier layer(2a) including copper nitride is formed on a lower structure(1). A copper conductive layer including copper or copper alloy is formed on the barrier layer. Copper nitride is consecutively or non-consecutively placed on an interface between the lower structure and the barrier layer. A thickness of the barrier layer ranges from 50 to 1000 . The barrier layer includes nitride ranging from 0.001 to 50at%. A capping layer(2c) including molybdenum and molybdenum allow is formed on the copper conductive layer.
Abstract translation: 提供线结构，线形成方法，薄膜晶体管基板及其制造方法，以通过提供包括形成在下结构上的氮化铜的阻挡层来获得具有改善的粘合力和良好轮廓的铜线结构 以及形成在阻挡层上的包含铜或铜合金的铜导电层。 在下部结构（1）上形成包括氮化铜的阻挡层（2a）。 在阻挡层上形成包含铜或铜合金的铜导电层。 氮化铜连续地或不连续地放置在下部结构和阻挡层之间的界面上。 阻挡层的厚度为50〜1000。 阻挡层包括0.001至50原子％的氮化物。 在铜导电层上形成包括钼和钼允许的覆盖层（2c）。
-
公开(公告)号：KR1020060124306A
公开(公告)日：2006-12-05
申请号：KR1020050046147
申请日：2005-05-31
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/1345 , B82Y20/00 , G02F2202/36
Abstract: A wire for a display device, a thin film transistor substrate comprising the same, and a method for manufacturing the same are provided to improve the uniformity of the wire, by forming the wire using slurry, in which a solution and nano-sized metal powders are mixed. A gate line and a data line(171) are formed above a substrate(110), and cross each other. A thin film transistor is connected to the gate line and the data line. A pixel electrode is connected to the thin film transistor. At least one of the gate line and the data line is formed by sintering conductive particles having sizes of 200 nanometers or less. The gate line or the data line is formed by forming a slurry layer, in which the conductive particles and a solution are mixed, above the substrate, and then patterning the slurry layer using a molding body having a predetermined pattern.
Abstract translation: 提供一种用于显示装置的电线，包括该电线的薄膜晶体管基板及其制造方法，用于通过使用浆料形成电线来提高电线的均匀性，其中溶液和纳米尺寸的金属粉末 混合 栅极线和数据线（171）形成在衬底（110）上方，并且彼此交叉。 薄膜晶体管连接到栅极线和数据线。 像素电极连接到薄膜晶体管。 通过烧结尺寸为200纳米或更小的导电颗粒形成栅极线和数据线中的至少一个。 栅极线或数据线通过在基板上方形成其中导电粒子和溶液混合的浆料层，然后使用具有预定图案的成型体对浆料层进行图案化而形成。
-
公开(公告)号：KR1020060121414A
公开(公告)日：2006-11-29
申请号：KR1020050043578
申请日：2005-05-24
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/136286 , G02F2001/13629 , G02F2001/136295 , G02F2201/12 , H01L27/124
Abstract: A wire for a display device, a thin film transistor substrate comprising the wire, and a method for manufacturing the thin film transistor substrate are provided to improve reliability of the wire, by forming the wire of a lower layer having excellent adhesive characteristic, a middle layer having a low electric resistance, and an upper layer having a corrosion resistance. A wire for a gate line(121), a data line(171), or a drain electrode(175) comprises a lower layer, a middle layer, and an upper layer. The middle layer includes silver. The lower layer includes any one of nickel, nickel nitride, molybdenum nitride, chromium nitride, tantalum nitride, and titanium nitride. The upper layer includes any one of nickel, nickel nitride, molybdenum nitride, chromium nitride, tantalum nitride, titanium nitride, an indium oxide based material containing indium of 50 at% or more, and a zinc oxide based material containing zinc of 50 at% or more.
Abstract translation: 用于显示装置的导线，包括导线的薄膜晶体管基板以及薄膜晶体管基板的制造方法，通过形成具有优异粘合特性的下层线材，中间层 具有低电阻的层和具有耐腐蚀性的上层。 用于栅极线（121），数据线（171）或漏电极（175）的导线包括下层，中间层和上层。 中间层包括银。 下层包括镍，氮化镍，氮化钼，氮化铬，氮化钽和氮化钛中的任何一种。 上层包括镍，氮化镍，氮化钼，氮化铬，氮化钽，氮化钛，含有50原子％以上的铟的氧化铟系材料和含有50原子％的锌的氧化锌系材料中的任一种， 或者更多。
-
-
-
-
-
-
-
-
-
Search Results
181
records
(took 0.031 seconds)
