公开(公告)号：EP1883112A1

公开(公告)日：2008-01-30

申请号：EP07112649.4

申请日：2007-07-17

Applicant: ST MICROELECTRONICS S.A. ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  STMicroelectronics (Crolles 2) SAS

Inventor： Cazaux, Yvon ,  Coronel, Philippe ,  Fenouillet-Béranger, Claire ,  Roy, François

IPC: H01L27/146

CPC classification number: H01L27/14634 ,  H01L27/14632 ,  H01L27/1464 ,  H01L27/14687

Abstract: L'invention concerne un capteur d'images comprenant des cellules photosensibles comportant des photodiodes (D) et au moins un circuit supplémentaire à forte dissipation thermique comportant des transistors (M 7 , M 8 ). Le capteur d'images est réalisé de façon monolithique et comprend une couche (60) d'un matériau semiconducteur ayant des première et deuxième faces opposées (15, 16) et comprenant, du côté de la première face (15), des premières régions (34, 38) correspondant aux bornes de puissance des transistors, l'éclairage du capteur d'images étant destiné à être réalisé du côté de la deuxième face ; un empilement de couches isolantes (70) recouvrant la première face ; un renfort (78) thermiquement conducteur recouvrant l'empilement du côté opposé à la couche ; et des vias (76) thermiquement conducteurs reliant la couche au renfort.

Abstract translation: 传感器具有在其前表面（15）的一侧上具有N和P型区域（34,38）的半导体材料衬底（14），对应于外围电路的MOS晶体管（M7，M8）的电源端子，具有 显着的散热。 一层绝缘层（70）覆盖该表面，并且导热硅增强件（78）覆盖与衬底相对的一侧的堆叠。 导热通孔（76）将衬底连接到加强件，其中传感器制成整体形式并且在衬底的后表面（16）的侧面上被照射。 还包括用于制造图像传感器的方法的独立权利要求。

公开(公告)号：EP1873537A1

公开(公告)日：2008-01-02

申请号：EP07109751.3

申请日：2007-06-06

Applicant: ST MICROELECTRONICS S.A.

Inventor： Malherbe, Alexandre ,  Duval, Benjamin

IPC: G01R31/30 ,  G06F21/00 ,  G11C16/22 ,  G06K19/073 ,  G01R19/165 ,  G01R31/317

CPC classification number: G01R31/3004 ,  G01R19/16552 ,  G01R31/002 ,  G01R31/31721 ,  G06F21/75 ,  G06F21/755 ,  G06K19/07363 ,  H01L23/576 ,  H01L2924/0002 ,  H01L2924/00

Abstract: L'invention concerne un procédé et un système de qualification d'un circuit intégré selon un détecteur de pics parasites d'alimentation comportant au moins des étapes : d'alimentation (81) du circuit intégré à tester sous au moins une première tension (V1); de vérification (82) d'une mise en route du circuit ; d'application (84) d'au moins un premier pic parasite (P) sur l'alimentation du circuit, en respectant un gabarit d'amplitude et de durée ; et de comparaison (86) de courants moyens consommés par le circuit avant et après le pic.

Abstract translation: 该方法包括供给集成电路用的电压进行测试，并验证所述电压足以使电路的开始行动。 寄生虫峰施加在电路的电源相对于幅度和持续时间，其中，所述峰的幅度被选择为保护电路的不同阶段的最小电源电压进行测试。 高峰期之前和之后由电路消耗的电流进行比较。 因此独立claimsoft被包括用于在集成电路的电源出线寄生虫峰值检测器的系统。

公开(公告)号：EP1863175A1

公开(公告)日：2007-12-05

申请号：EP07109046.8

申请日：2007-05-28

Applicant: ST MICROELECTRONICS S.A.

Inventor： MOINDRON, Laurent

IPC: H03K17/082 ,  H03K17/14

CPC classification number: H03K17/082 ,  H03K17/136 ,  H03K17/14 ,  H03K17/292 ,  H03K17/725 ,  H03K2017/0806

Abstract: L'invention concerne un procédé et un circuit de détection d'une surchauffe d'un commutateur électronique d'alimentation d'une charge par une tension alternative, dans lesquels une tension représentative de la température au voisinage du commutateur est comparée (41) par rapport à un seuil, le résultat de cette comparaison étant échantillonné (51) à une fréquence correspondant à un multiple pair de la fréquence de la tension alternative d'alimentation, pour fournir un signal (OVT) indicateur d'un dépassement d'un seuil de température.

Abstract translation: 该方法包括比较表示电子开关的邻域温度的电压，例如。 三端双向可控硅开关，达到阈值，通过使用比较器。 通过使用锁存器（51）以对应于交流电源电压的频率倍数的采样频率对比较结果进行采样，以提供指示超过温度阈值的信号（OVT）。 信号的去激活被延迟了电源电压的零通道的奇数。 还包括用于检测交流开关的最终加热的电路的独立权利要求。

公开(公告)号：EP1858081A1

公开(公告)日：2007-11-21

申请号：EP07104850.8

申请日：2007-03-26

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ,  ST MICROELECTRONICS S.A.

Inventor： Cuchet, Robert ,  Pruvost, Sébastien

IPC: H01L23/66

CPC classification number: H01L23/66 ,  H01L23/5226 ,  H01L23/53228 ,  H01L23/5329 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/1903 ,  H01L2924/30105 ,  H01L2924/00

Abstract: L'invention concerne les circuits intégrés pour applications en hyperfréquence, dans la gamme des longueurs d'onde millimétriques (fréquences de l'ordre de 50 GHz).
Pour améliorer les performances des lignes de transmission hyperfréquence dans le circuit, on propose une structure de vias conducteurs entre une ligne de transmission (28) et une zone conductrice (16). Les vias sont formés dans des ouvertures (26) d'une couche de benzo-cyclo-butène (24) ; ces ouvertures sont plus grandes, à leur base, que les zones conductrices (16) ; la ligne de transmission (28) descend dans l'ouverture mais ne remonte pas sur les bords de l'ouverture. On minimise les capacités parasites avec le substrat à l'endroit du contact.

Abstract translation: 一种集成电路（IC）包括具有有源或无源元件（多个）与导电连接区的底物（10）（16）聚硅氧烷; 一个介电层; 导电微波传输线，和在孔（26）通过在所述连接区的顶部的电介质层。 所述孔的基部比通过孔和传输线裸露出的连接区域较大，在所述孔的一个侧壁的倾斜斜坡下降沿，并与所述连接区接触在较小的面积比所述连接区的露出面积 通过该孔。 一个独立的claimsoft被包括用于在硅或锗衬底上制作一个微波集成电路的处理。

公开(公告)号：EP1591866B1

公开(公告)日：2007-11-14

申请号：EP05103280.3

申请日：2005-04-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Llardet, Pierre-Yvan ,  Teglia, Yannick

IPC: G06F21/02

CPC classification number: G06F21/75 ,  G06F21/72 ,  G06F21/77

公开(公告)号：EP1837916A1

公开(公告)日：2007-09-26

申请号：EP07104318.6

申请日：2007-03-16

Applicant: ST MICROELECTRONICS S.A.

Inventor： Monfray, Stéphane ,  Skotnicki, Thomas ,  Dutartre, Didier ,  Talbot, Alexandre

IPC: H01L29/786

CPC classification number: H01L29/78684 ,  H01L29/66628 ,  H01L29/66772

Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS comprenant :
a) la formation, au-dessus d'un substrat 2, d'une couche semiconductrice intermédiaire 6 contenant un alliage de silicium et de germanium,
b) la réalisation des régions 11, 12, 9 de source, de drain et de grille isolée du transistor, au-dessus de la couche intermédiaire 6,
c) l'oxydation de la couche intermédiaire 6 à partir de sa surface inférieure de façon à augmenter la concentration de germanium dans le canal du transistor.

Abstract translation: 该方法包括在基底（2）上形成中间半导体层（6），其中该层含有硅和锗的合金。 MOS晶体管的源极，漏极和绝缘栅极区（11,12,9）形成在半导体层的上方。 半导体层从该层的下表面被氧化，以增加晶体管的沟道中锗的浓度。

公开(公告)号：EP1835621A1

公开(公告)日：2007-09-19

申请号：EP07104178.4

申请日：2007-03-14

Applicant: ST MICROELECTRONICS S.A.

Inventor： Rieubon, Sébastien ,  Kraemer, Michael

IPC: H03K21/40

CPC classification number: H03K21/406

Abstract: The invention concerns counting circuitry for providing a corrected count value based on the number of rising and falling edges of an input signal occurring during a reference time period, the counting circuitry comprising a counter (22) arranged to provide a first count value based on one of the number of said rising edges of said input signal occurring during said reference time period, and the number of said falling edges of said input signal occurring during said reference time period; characterised in that said counting circuitry further comprises adjustment circuitry (24-26) arranged to generate a corrected count value by determining the state of said input signal at the start time (70) and end time (72) of said reference time period, and adjusting said first count value if the state of said input signal at the start of said reference time period is different from the state of said input signal at the end of said reference time period.

Abstract translation: 本发明涉及用于基于在参考时间段期间发生的输入信号的上升沿和下降沿的数量来提供校正的计数值的计数电路，该计数电路包括计数器（22），其被布置为基于一个第一计数值 在所述参考时间段期间发生的所述输入信号的所述上升沿的数量以及在所述参考时间段期间发生的所述输入信号的所述下降沿的数量; 其特征在于，所述计数电路还包括调整电路（24-26），其被布置成通过在所述参考时间段的开始时间（70）和结束时间（72）确定所述输入信号的状态来产生校正的计数值，以及 如果所述参考时间段开始时的所述输入信号的状态与所述参考时间段结束时所述输入信号的状态不同，则调整所述第一计数值。

公开(公告)号：EP1818846A1

公开(公告)日：2007-08-15

申请号：EP07102074.7

申请日：2007-02-09

Applicant: ST MICROELECTRONICS S.A.

Inventor： Wuidart, Sylvie

IPC: G06F21/00

CPC classification number: G06F21/552 ,  G06F21/755

Abstract: L'invention concerne un procédé et un circuit de protection de l'exécution d'un calcul par un circuit électronique, conditionnant un résultat du calcul à des états de bits indicateurs d'exécutions d'étapes d'accès en lecture et/ou en écriture à des éléments de mémorisation.

Abstract translation: 该方法涉及在调节分别分配到寄存器验证位（Bi）的的状态的计算结果。 计算结果在ActiveState的当相应的寄存器被计算独立的寄存器的内容的执行期间访问的设定在。 其结果是之前由电子电路所提供的结果的验证的位的产品乘以（B）。 因此独立claimsoft被包括在电子电路，包括一个处理单元。

公开(公告)号：EP1802022A1

公开(公告)日：2007-06-27

申请号：EP06126666.4

申请日：2006-12-20

Applicant: ST MICROELECTRONICS S.A.

Inventor： Francillon, Aurélien ,  Roca, Vincent ,  Neumann, Christoph ,  Moniot, Pascal

IPC: H04L9/00

CPC classification number: H04L9/06 ,  H04L9/08 ,  H04L2209/125

Abstract: L'invention concerne un procédé et un système de codage de données numériques (DATA) représentées par des systoles source, par un code correcteur d'erreur de génération de symboles de parité à partir, pour chaque symbole de parité, de plusieurs symboles source et d'au moins un symbole de parité de rang précédent, le procédé comportant au moins des étapes de soumettre une partie (mk) des symboles source à au moins un premier chiffrement (15), et de soumettre les symboles chiffrés obtenus et le reste des symboles source non chiffrés au code correcteur d'erreur (13).

Abstract translation: 该方法包括将表示数字数据（12）的源符号的一部分（mk）进行传送到加密算法（15）。 剩余的未加密的源符号和加密的源符号经受错误校正码（13）。 源符号的部分（mk）经受另一个加密算法（16），用于与奇偶校验符号一起发送而不进行编码。 加密算法由所使用的密钥彼此不同。 独立权利要求还包括以下内容：（1）编码数据解码方法（2）数字数据传输系统（3）中的数字数据发送器，数字数据接收器（4），数字数据传输系统。

公开(公告)号：EP1414182B1

公开(公告)日：2007-06-27

申请号：EP03300126.4

申请日：2003-09-19

Applicant: ST MICROELECTRONICS S.A.

Inventor： Liardet, Pierre-Yvan

IPC: H04L9/30 ,  G06F7/72

CPC classification number: G06F7/729 ,  G06F2207/7223