반도체장치의 제조방법
    121.
    发明授权

    公开(公告)号:KR100224652B1

    公开(公告)日:1999-10-15

    申请号:KR1019920011637

    申请日:1992-06-30

    Abstract: 본 발명은 반도체장치의 소자분리방법에 관한 것이다.
    본 발명에 의하면, 반도체기판상에 패드산화막과 질화막을 차례로 침적한 다음 포토리소그래피공정을 통해 필드영역상의 상기 질화막 및 패드산화막을 제거하여 액티브영역을 한정하는 공정, LOCOS공정에 의해 상기 필드영역상에 필드산화막을 형성하는 공정, 상기 액티브영역상에 남아 있는 질화막을 식각하고, 이어서 노출되는 패드산화막을 습식식각하되 식각시간을 액티브영역 엣지부위에 형성된 필드산화막과 상기 패드산화막을 합한 잔류산화막의 두께에 대한 습식식각 시간으로 환산하여 상기 환산된 시간동안 상기 잔류산화막을 습식식각하는 공정, 상기 결과물상에 완충산화막을 형성하고 Vth조정을 위한 이온주입을 실시하는 공정으로 제공된다. 따라서 상기한 본 발명의 방법에 의하면 안정된 전기적 특성을 갖는 반도체소자의 제조가 가능하게 된다.

    불휘발성 반도체 메모리 장치의 공통 소오스 형성방법
    122.
    发明公开
    불휘발성 반도체 메모리 장치의 공통 소오스 형성방법 无效
    用于在非易失性半导体存储器件中形成公共源极的方法

    公开(公告)号:KR1019980073090A

    公开(公告)日:1998-11-05

    申请号:KR1019970008208

    申请日:1997-03-12

    Inventor: 조경래

    Abstract: 불휘발성 반도체 메모리 장치의 개선된 공통소오스 형성이 개시된다. 기판상에 설정된 활성영역을 사이로 두고 필드산화막을 형성하는 단계와, 상기 활성영역의 일부를 마스킹 공정을 통해 공통 소오스 접합의 셀 소자를 디플리션 형으로 구성하기 위한 이온을 주입하는 단계와, 적층형의 게이트 산화막 및 부유 게이트 게이트 절연막과 제어 게이트를 차례로 상부에 형성하는 단계와, 게이트 워드라인의 형성은 공통 소오스 콘택홀을 고려하고 소오스 활성영역위의 워드라인은 수평직선으로 형성하는 단계와, 게이트 형성 후 각 셀 소자의 소오스 접합영역을 모두 연결하기 위한 패터닝단계와, 패터닝한 후 포토레지스트가 없는 영역의 셀 소자의 소오스 접합을 이격시킨 필드 산화막을 건식식각하는 단계와, 상기 공통 소오스 접합영역위의 메탈 배선을 형성하기 위해 비트라인 콘택홀과 공통 소오스 콘택홀을 형성하는 � ��계와, 동일 수평선상에 비트라인 콘택과 공통 소오스 콘택을 배열하는 단계와, 셀 소자 각각의 드레인 접합 홀 및 소오스 접합 홀에 메탈 배선을 형성하는 단계를 가짐을 특징으로 한다.

    메모리 장치 및 메모리 시스템
    124.
    发明授权
    메모리 장치 및 메모리 시스템 有权
    内存设备和内存系统

    公开(公告)号:KR101759658B1

    公开(公告)日:2017-07-19

    申请号:KR1020110016028

    申请日:2011-02-23

    Abstract: 메모리장치및 메모리시스템이개시된다. 본발명의실시예에따른메모리시스템은, 제1 단위의프로그램데이터를압축하여압축데이터로생성하는데이터압축기; 및상기압축데이터를제2 단위로분할하여노말데이터들을생성하고, 상기노말데이터들의에러를정정하기위한에러정정블록들을생성하는에러정정블록생성기를구비하고, 상기에러정정블록들은각각, 상기노말데이터, 상기노말데이터의크기에대응되는크기의무효데이터, 및상기노말데이터및 상기무효데이터에대한패리티를포함한다.

    Abstract translation: 存储器设备和存储器系统被公开。 根据本发明实施例的存储器系统包括:数据压缩器,用于压缩第一单元的编程数据以生成压缩数据; 以及纠错块产生器,用于通过将压缩数据划分为第二单元来产生正常数据,并产生用于纠正正常数据的错误的纠错块, 具有与正常数据的大小相对应的大小的无效数据,以及正常数据和无效数据的奇偶性。

    메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
    125.
    发明授权
    메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템 有权
    内存控制器,内存设备和内存系统

    公开(公告)号:KR101756111B1

    公开(公告)日:2017-07-10

    申请号:KR1020110035353

    申请日:2011-04-15

    Abstract: 리드데이터의신뢰성이향상된메모리컨트롤러의구동방법, 메모리컨트롤러, 메모리장치및 메모리시스템이제공된다. 상기메모리컨트롤러의구동방법은제1 리드전압을이용하여, 비휘발성메모리장치로부터제1 데이터를리드하며, 상기제1 데이터는정정할수 없는(uncorrectable) 에러비트를포함한데이터이고, 상기제1 리드전압과상이한제2 리드전압을이용하여, 상기비휘발성메모리장치로부터제2 데이터를리드하고, 상기제2 데이터는에러비트정정이가능한데이터이며, 상기제1 리드전압과상기제2 리드전압의비교결과에따라, 상기비휘발성메모리를재프로그램하는단계를포함한다. 구체적으로, 제 2 리드전압은상기제 1 리드전압보다작으며, 제 1 리드전압과제 2 리드전압의차이가기준값(reference value)보다큰경우재프로그램을한다.

    Abstract translation: 提供了一种驱动存储器控制器,存储器控制器,存储器件和具有改进的读取数据的可靠性的存储器系统的方法。 驱动存储器控制器的方法使用第一读取电压从非易失性存储器设备读取数据,其中第一数据是包括不可校正的错误位的数据,第一读取电压 使用第二读取电压和第二数据的易失性存储器件是错误位可校正数据,并且第一读取电压和第二读取电压的比较结果 并重新编程非易失性存储器。 具体而言,第二读取电压小于第一读取电压,并且当第一读取电压与第二读取电压之间的差大于参考值时重新编程。

    플래시 메모리 및 그것의 셀프 인터리빙 방법
    127.
    发明授权
    플래시 메모리 및 그것의 셀프 인터리빙 방법 有权
    闪存及其自交错方法

    公开(公告)号:KR101736792B1

    公开(公告)日:2017-05-18

    申请号:KR1020100092583

    申请日:2010-09-20

    CPC classification number: G11C11/5621 G11C16/10 G11C16/3404

    Abstract: 본발명의실시예에따른메모리시스템은데이터를저장하기위한플래시메모리; 및상기플래시메모리를제어하기위한메모리컨트롤러를포함하되, 상기플래시메모리는자체적으로인터리빙동작을수행한다. 본발명의실시예에따른메모리시스템에의하면, 비트에러율불균형을완화할수 있고, ECC 회로의오버헤드를줄일수 있다.

    Abstract translation: 根据本发明实施例的存储系统包括用于存储数据的闪存; 并且存储器控制器用于控制闪存,闪存自己执行交织操作。 根据本发明实施例的存储器系统,可以减轻误码率不平衡,并且可以减少ECC电路的开销。

Patent Agency Ranking