公开(公告)号：CN101186827A

公开(公告)日：2008-05-28

申请号：CN200710187095.2

申请日：2007-11-23

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： A·阿巴迪

IPC: C09K13/04 ,  H01L21/306

CPC classification number: H01L21/30604 ,  H01L21/02019 ,  H01L21/32134

Abstract: 本发明涉及一种新颖的适用于表征半导体表面(包括硅－锗表面)缺陷的刻蚀溶液，以及使用在这里公开的刻蚀溶液处理半导体表面的方法。这种新刻蚀溶液不含铬，而且能够提供足够高的刻蚀速度以及非常满意的刻蚀结果。

公开(公告)号：CN101147253A

公开(公告)日：2008-03-19

申请号：CN200680009219.1

申请日：2006-03-23

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： F·勒泰特 ,  B·吉斯兰 ,  I·凯尔富尔克

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/76251

Abstract: 本发明涉及一种制造包括至少一种半导体材料的，应用于微电子学、光电子学、光学等领域的结构的工艺。本发明的方法包括下列步骤：向第一材料构成的承载(10)上配备由与第一材料不同的第二材料制成的单晶薄层(22)，该层被转移到承载上；并执行至少强化薄层和承载之间的结合界面(12)的预定热处理。本方法特征在于，作为第一和第二材料的热膨胀系数的差的函数，以及上述预定热处理参数的函数来选择薄膜厚度(e1)，使得热处理在承载/转移薄层组件上施加的应力不使组件受到影响。本发明的特征还在于，包括在薄层上以单晶态沉积第二材料的附加厚度(22’)的附加步骤。本发明适用于生产包括厚的有用层的异质衬底。

公开(公告)号：CN101088154A

公开(公告)日：2007-12-12

申请号：CN200580044846.4

申请日：2005-12-21

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·马勒维尔 ,  D·德尔普拉 ,  C·德拉特 ,  F·梅特拉尔

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明涉及一种处理称为施主晶片(10)的第一晶片和称为接收晶片(20)的第二晶片的任一个或两个称为键合表面的表面(12，22)的方法，这两个晶片将互相键合。该方法特征之处在于，它包括通过向所述键合表面(12，22)施加处理溶液，在键合所述施主晶片(10)和接收晶片(20)之前立即实施的清洗及激活步骤。该溶液包含至少97％的氨的水溶液(NH4OH)，优选为去离子水溶液，其重量浓度范围约从0.05％至2％。本发明适合制造用于光学、电子学或光电子学领域的结构。

公开(公告)号：CN1950938A

公开(公告)日：2007-04-18

申请号：CN200580014164.9

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： T·赤津 ,  N·达瓦尔 ,  N-P·源 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成包括层(1)的结构(30)的方法，该层(1)由选自半导体材料的材料制成且从施主晶片(10)剥离。本发明的方法包括：(a)注入原子种类用于在施主晶片(10)中接近剥离层(1)厚度的深度处形成脆弱区(4)，(b)将该施主晶片键合到接收晶片(20)，(c)提供热能用于在脆弱区(4)中从施主晶片(10)分开剥离层(1)，以及(d)处理该剥离层(1)。所述方法的特征在于：阶段(e)包括当所述剥离层仍与施主晶片(10)的剩余部分接触时所进行的剥离层(1)的恢复操作，且所述恢复操作通过在比剥离层(1)与施主晶片剩余部分(10′)的重附着温度低的温度的热处理进行。

公开(公告)号：CN1947240A

公开(公告)日：2007-04-11

申请号：CN200580013475.3

申请日：2005-04-25

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯勒 ,  O·雷萨克

IPC: H01L21/78 ,  H01L21/68

CPC classification number: H01L21/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种制造多个芯片的方法，每个芯片包括至少一个电路，该方法包括下述连续步骤：在半导体材料层上产生芯片，所述层与衬底成一整体；将包括芯片的所述层从衬底转移到支撑；通过根据预定切割图案切割所述层而形成各个芯片。本发明的特征在于，该方法还包括，在将层转移到支撑之前，在支撑上形成对应于切割图案的弱化图案。本发明还涉及用于制造相关支撑的方法和所述支撑。

公开(公告)号：CN1291464C

公开(公告)日：2006-12-20

申请号：CN02815864.4

申请日：2002-07-16

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·马勒维尔 ,  E·内雷

IPC: H01L21/324 ,  H01L21/306

CPC classification number: H01L21/3247 ,  H01L21/76254

Abstract: 本发明涉及用于提高半导体材料晶片空表面条件的方法。所述方法包括存在于快速热退火的步骤以便于平滑所述空表面。本发明特征在于：所述方法包括：在快速热退火之前处理晶片的表面区以便于防止在快速热退火期间孔蚀的发生。且快速热退火工艺可以在非还原气氛下进行。本发明还涉及由所述方法制造的结构。

公开(公告)号：CN1860604A

公开(公告)日：2006-11-08

申请号：CN200480028279.9

申请日：2004-09-30

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  B·吉斯兰 ,  C·奥内特 ,  O·雷萨克 ,  I·凯勒富克

IPC: H01L21/762

CPC classification number: H01L21/76251 ,  H01L21/2007 ,  H01L21/76254 ,  Y10S438/933

Abstract: 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。

公开(公告)号：CN1860603A

公开(公告)日：2006-11-08

申请号：CN200480028008.3

申请日：2004-09-27

Applicant: S.O.I.TEC绝缘体上硅技术公司 ,  鲁汶大学

Inventor： 让-皮埃尔·拉斯金 ,  迪米特里·勒德雷尔 ,  弗朗索瓦·布吕尼耶

IPC: H01L21/762

CPC classification number: H01P3/006 ,  H01L21/76254 ,  H01L2223/6627 ,  H01L2924/1903

Abstract: 本发明涉及一种用于制作多层结构的方法，该多层结构由半导体材料制成，且包括有源层、支撑层以及在有源层和支撑层之间的绝缘层，特征在于该方法包括对载流子陷阱的密度和/或电绝缘层内的电荷的改变，以便于最小化结构支撑层中的电损耗。

公开(公告)号：CN1836320A

公开(公告)日：2006-09-20

申请号：CN200480023063.3

申请日：2004-08-11

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·马勒维尔

IPC: H01L21/762

CPC classification number: H01L21/02032 ,  H01L21/76254 ,  H01L21/76259

Abstract: 一种用于由施予晶片来生成选自半导体材料的材料薄层的方法，包括下列连续的步骤：(a)以和薄层厚度基本上一致的深度在晶片内其第一表面之下形成第一弱化区，(b)在第一弱化区的表面(level)上从晶片上分离第一薄层，该第一薄层作为晶片的一部分，位于邻接于第一表面的第一弱化区一侧，(c)以和薄层厚度基本上一致的深度在晶片内其第二表面之下形成第二弱化区，(d)在第二弱化区的表面(level)上从晶片上分离第二薄层，该第二薄层作为晶片的一部分，位于邻接于第二表面的第一弱化区一侧。这些步骤依次进行，没有中间的再循环步骤，从而省略了再循环操作。以及该方法特别是在绝缘体上半导体结构的生产中的应用。

公开(公告)号：CN1781188A

公开(公告)日：2006-05-31

申请号：CN200480011824.3

申请日：2004-06-03

Applicant: S.O.I.TEC绝缘体上硅技术公司 ,  原子能源局

Inventor： B·吉瑟伦 ,  C·奥涅特 ,  B·巴泰络 ,  C·梅热 ,  H·莫里索

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y10S438/977

Abstract: 本发明涉及一种用于同时得到至少一对结构(51，52)的方法，每一个结构具有由有用层(110，120)覆盖在衬底(71，2)上。该方法的特征在于包含如下的步骤，包括：a)准备行(1)结构，其具有放在支持衬底(2)上的有用层；b)在所述有用层内部形成弱化区，从而定义前面有用层(110)和后面有用层(120)；c)将加强衬底(71)附着到所述前面有用层(120)；d)沿着弱化区分离叠层以得到两个行结构(2)，第一个(51)包括支持衬底(2)和后面有用区(120)，并且第二个(52)包括增强衬底(71)和前面有用层(110)。本发明用于电子学、光电子或光学领域。