公开(公告)号：CN1820354A

公开(公告)日：2006-08-16

申请号：CN200480019723.0

申请日：2004-07-12

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  T·赤津 ,  R·丰塔尼埃

IPC: H01L21/265 ,  H01L21/762

CPC classification number: H01L21/26506 ,  H01L21/76254

Abstract: 本发明涉及一种在晶片中注入的方法，该晶片包括具有不规则表面的至少一层，由此通过所述不规则表面进行注入。本发明的特征在于，为了增加注入深度的均匀性，在注入步骤之前，进行涂覆步骤，包括用涂覆层涂覆不规则表面。

公开(公告)号：CN100557785C

公开(公告)日：2009-11-04

申请号：CN03820053.8

申请日：2003-08-26

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  C·奥伦特 ,  B·奥斯特努德 ,  Y·勒瓦扬 ,  T·阿卡苏

IPC: H01L21/762

CPC classification number: H01L21/02032 ,  C30B33/00 ,  H01L21/76251 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259

Abstract: 提供一种在移去至少一个有用层之后再循环施主晶片(10)的方法，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层。该方法包括采用机械手段除去发生移去的一侧上的施主晶片(10)的一部分，从而在除去物质之后，保留至少一部分缓冲结构(I)，这部分缓冲结构(I)能在后来的有用层移去期间被再用作至少一部分缓冲结构(I)。本文献还涉及：a)从根据本发明能再循环的施主晶片(10)上除去薄层的方法；b)根据本发明可以再循环的施主晶片(10)。

公开(公告)号：CN100590838C

公开(公告)日：2010-02-17

申请号：CN200480028279.9

申请日：2004-09-30

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  B·吉斯兰 ,  C·奥内特 ,  O·雷萨克 ,  I·凯勒富克

IPC: H01L21/762

CPC classification number: H01L21/76251 ,  H01L21/2007 ,  H01L21/76254 ,  Y10S438/933

Abstract: 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：-在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。

公开(公告)号：CN100419961C

公开(公告)日：2008-09-17

申请号：CN200480019723.0

申请日：2004-07-12

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  T·赤津 ,  R·丰塔尼埃

IPC: H01L21/265 ,  H01L21/762

CPC classification number: H01L21/26506 ,  H01L21/76254

Abstract: 本发明涉及一种在晶片中注入的方法，该晶片包括具有不规则表面的至少一层，由此通过所述不规则表面进行注入。本发明的特征在于，为了增加注入深度的均匀性，在注入步骤之前，进行涂覆步骤，包括用涂覆层涂覆不规则表面。

公开(公告)号：CN1833315A

公开(公告)日：2006-09-13

申请号：CN200480022339.6

申请日：2004-07-29

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  O·雷萨克

IPC: H01L21/762

CPC classification number: H01L21/76259 ,  H01L21/76254

Abstract: 本发明涉及一种用于制造包括埋入层的多层结构并用于电学、光学和光电子学设计的方法，包括a)形成包括埋入层得结构的层，和b)使用用于充分蚀刻埋入层材料的化学种类化学处理所述的结构。步骤a)包括形成设置在埋入层上的埋入保护层，并选择埋入保护层的材料使其能够足够抗蚀在步骤b)中使用的处理化学种类的化学侵蚀，从而阻碍所述化学种类穿过其到达埋入层的可能入口。也公开了用于制造电学、光学和光电子学设计的结构的所述方法的使用。

公开(公告)号：CN100343424C

公开(公告)日：2007-10-17

申请号：CN03804278.9

申请日：2003-01-21

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  F·勒泰特 ,  C·马聚尔

IPC: C30B29/40 ,  C23C16/27 ,  H01L21/20

CPC classification number: H01L21/76254 ,  Y10S438/977

Abstract: 本发明涉及一种用于制造由单晶半导体材料制得的无支撑衬底的方法。本方法的特征在于如下步骤，包括：通过在两层之间创造一个可去除的粘合界面的方法，将一薄成核层(5，5′)转移到支撑物(7)上；在所述薄成核层上，通过外延生长的方法，生长一个旨在组成所述衬底的材料的微晶层(10)，直到其达到足以无需支撑的厚度，同时保持粘合界面(9)可去除的特性；选择厚质层(10)的材料和支撑材料(7)的热膨胀系数，使其彼此不同，由此使得在冷却组合件的时候，因支撑材料(7)与厚质层(10)之间热膨胀系数不同而诱发应力，导致所述成核层(5，5′)和所述单晶厚质层(10)从在所述可去除粘合界面(9)处的所述支撑物(7)上被去除。

公开(公告)号：CN1679158A

公开(公告)日：2005-10-05

申请号：CN03820053.8

申请日：2003-08-26

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  C·奥伦特 ,  B·奥斯特努德 ,  Y·勒瓦扬 ,  T·阿卡苏

IPC: H01L21/762

CPC classification number: H01L21/02032 ,  C30B33/00 ,  H01L21/76251 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259

Abstract: 提供一种在移去至少一个有用层之后再循环施主晶片(10)的方法，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层。该方法包括采用机械手段除去发生移去的一侧上的施主晶片(10)的一部分，从而在除去物质之后，保留至少一部分缓冲结构(I)，这部分缓冲结构(I)能在后来的有用层移去期间被再用作至少一部分缓冲结构(I)。本文献还涉及：a)从根据本发明能再循环的施主晶片(10)上除去薄层的方法；b)根据本发明可以再循环的施主晶片(10)。

公开(公告)号：CN101147253B

公开(公告)日：2011-10-12

申请号：CN200680009219.1

申请日：2006-03-23

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： F·勒泰特 ,  B·吉斯兰 ,  I·凯尔富尔克

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/76251

Abstract: 本发明涉及一种制造包括至少一种半导体材料的，应用于微电子学、光电子学、光学等领域的结构的工艺。本发明的方法包括下列步骤：向第一材料构成的承载(10)上配备由与第一材料不同的第二材料制成的单晶薄层(22)，该层被转移到承载上；并执行至少强化薄层和承载之间的结合界面(12)的预定热处理。本方法特征在于，作为第一和第二材料的热膨胀系数的差的函数，以及上述预定热处理参数的函数来选择薄膜厚度(e1)，使得热处理在承载/转移薄层组件上施加的应力不使组件受到影响。本发明的特征还在于，包括在薄层上以单晶态沉积第二材料的附加厚度(22’)的附加步骤。本发明适用于生产包括厚的有用层的异质衬底。

公开(公告)号：CN100483666C

公开(公告)日：2009-04-29

申请号：CN200480006143.8

申请日：2004-01-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  C·奥内特 ,  B·奥特诺 ,  T·赤津 ,  Y·M·勒瓦扬

IPC: H01L21/762

CPC classification number: H01L21/02032 ,  H01L21/76254 ,  H01L21/76259

Abstract: 在剥离包含选自半导体材料的材料的有用层之后重复利用施主晶片(10)的一种方法，所述施主晶片(10)依次包含衬底(1)和多层结构(I)，所述多层结构(I)在剥离之前包含待剥离的有用层，所述过程包括在发生剥离的一侧除去物质，其特征在于，在除去物质之后，所述多层结构的至少一部分(I′)仍保留，所述缓冲结构的至少一部分(I′)包含至少一层可剥离的其它有用层，而不需要重新形成有用层的辅助步骤。本文献还涉及：根据本发明从至少一片可重复利用的施主晶片(10)剥离薄层的方法，根据本发明可重复利用的施主晶片(10)。

公开(公告)号：CN100401499C

公开(公告)日：2008-07-09

申请号：CN200480022339.6

申请日：2004-07-29

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  O·雷萨克

IPC: H01L21/762

CPC classification number: H01L21/76259 ,  H01L21/76254

Abstract: 本发明涉及一种用于制造包括埋入层的多层结构并用于电学、光学和光电子学设计的方法，包括a)形成包括埋入层得结构的层，和b)使用用于充分蚀刻埋入层材料的化学种类化学处理所述的结构。步骤a)包括形成设置在埋入层上的埋入保护层，并选择埋入保护层的材料使其能够足够抗蚀在步骤b)中使用的处理化学种类的化学侵蚀，从而阻碍所述化学种类穿过其到达埋入层的可能入口。也公开了用于制造电学、光学和光电子学设计的结构的所述方法的使用。