公开(公告)号：CN101142669B

公开(公告)日：2010-08-18

申请号：CN200680008159.1

申请日：2006-01-17

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔

IPC: H01L21/762 ,  H01L21/324

CPC classification number: H01L21/76254 ,  H01L21/26506 ,  H01L21/324 ,  Y10S438/933

Abstract: 本发明涉及形成结构(30)的方法，所述结构(30)提供有从施主晶片(10)去除的层(2)，所述施主晶片(10)在去除之前包括第一Si1-xGex层(1)和在第一层(1)上的第二Si1-yGey层(2)(x、y的范围分别是0到1，而且x与y不相等)。所述方法包括：a)注入原子种类，以使得在第二层(2)下形成脆化区(4)，b)将施主晶片(10)键合到接受晶片(20)，c)加热从而在脆化区(4)从施主晶片(10)分离去除层(1’，2)，d)在大约1000℃或者更高的温度执行快速热退火(也称为RTA)等于或少于5分钟的时间，以及e)相对于第二层(2)选择性蚀刻第一层的剩余部分(1’)。

公开(公告)号：CN1950938A

公开(公告)日：2007-04-18

申请号：CN200580014164.9

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： T·赤津 ,  N·达瓦尔 ,  N-P·源 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成包括层(1)的结构(30)的方法，该层(1)由选自半导体材料的材料制成且从施主晶片(10)剥离。本发明的方法包括：(a)注入原子种类用于在施主晶片(10)中接近剥离层(1)厚度的深度处形成脆弱区(4)，(b)将该施主晶片键合到接收晶片(20)，(c)提供热能用于在脆弱区(4)中从施主晶片(10)分开剥离层(1)，以及(d)处理该剥离层(1)。所述方法的特征在于：阶段(e)包括当所述剥离层仍与施主晶片(10)的剩余部分接触时所进行的剥离层(1)的恢复操作，且所述恢复操作通过在比剥离层(1)与施主晶片剩余部分(10′)的重附着温度低的温度的热处理进行。

公开(公告)号：CN1860604A

公开(公告)日：2006-11-08

申请号：CN200480028279.9

申请日：2004-09-30

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  B·吉斯兰 ,  C·奥内特 ,  O·雷萨克 ,  I·凯勒富克

IPC: H01L21/762

CPC classification number: H01L21/76251 ,  H01L21/2007 ,  H01L21/76254 ,  Y10S438/933

Abstract: 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。

公开(公告)号：CN1950937B

公开(公告)日：2010-06-16

申请号：CN200580014163.4

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  T·赤津 ,  N-P·源 ,  O·雷萨克 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成包含从施主晶片(10)剥离的层(2)的结构(30)的方法，该施主晶片(10)在去除之前包含由不同材料制成的第一层(1)和第二层(2)。本发明的方法在于：(a)注入原子种类用于在第二层(2)下面形成脆弱区(4)，(b)将施主晶片(10)键合到接收晶片(20)，(c)提供能量用于在脆弱区(4)中从施主晶片分离剥离层(1，2)，以及(d)选择性地蚀刻在第二层(2)前面的第一层(1)的剩余部分。所述方法还涉及在低于约800℃的温度进行的键合增强阶段。以这样一种方式来控制在阶段(a)执行的注入的参数，使得在阶段(c)之后立即出现的粗糙度最小化。

公开(公告)号：CN1930674A

公开(公告)日：2007-03-14

申请号：CN200580007126.0

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  T·赤津 ,  N-P·阮 ,  O·雷萨克 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成结构(30)的方法，该结构包含从施主晶片(10)剥离的层(1，2)，在剥离之前该施主晶片包含由含锗的半导体材料制成的第一层(1)。本发明的方法包括(a)在所述第一含锗层(1)的厚度中形成弱区(4)，(b)将施主晶片(10)键合到主晶片(20)和(c)提供能量，以便于弱化弱区(4)中的施主晶片(10)。本发明的特征在于，步骤(a)是通过使施主晶片经受至少两种不同原子种类的共同注入而实现的，以及步骤(c)是通过在300℃到400℃的温度进行30分钟到四个小时的热处理而实现的。

公开(公告)号：CN102097298A

公开(公告)日：2011-06-15

申请号：CN201010546693.6

申请日：2010-11-11

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  C·奥尔奈特

IPC: H01L21/02 ,  H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76254 ,  H01L21/30604 ,  H01L21/76256

Abstract: 本发明涉及一种薄SOI器件的制造方法，包括：通过下列步骤形成结构：a)在施主衬底上形成第一蚀刻停止层；b)在该第一蚀刻停止层上形成第二蚀刻停止层，其中该第二蚀刻停止层的材料不同于该第一蚀刻停止层的材料；c)在该第二蚀刻停止层上形成薄硅膜；以及将该结构键合到目标衬底；以及通过在该第一蚀刻停止层开始的分裂而分离该施主衬底。

公开(公告)号：CN100592493C

公开(公告)日：2010-02-24

申请号：CN200580014164.9

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： T·赤津 ,  N·达瓦尔 ,  N-P·源 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成包括层(1)的结构(30)的方法，该层(1)由选自半导体材料的材料制成且从施主晶片(10)剥离。本发明的方法包括：(a)注入原子种类用于在施主晶片(10)中接近剥离层(1)厚度的深度处形成脆弱区(4)，(b)将该施主晶片键合到接收晶片(20)，(c)提供热能用于在脆弱区(4)中从施主晶片(10)分开剥离层(1)，以及(d)处理该剥离层(1)。所述方法的特征在于：阶段(e)包括当所述剥离层仍与施主晶片(10)的剩余部分接触时所进行的剥离层(1)的恢复操作，且所述恢复操作通过在比剥离层(1)与施主晶片剩余部分(10′)的重附着温度低的温度的热处理进行。

公开(公告)号：CN100590838C

公开(公告)日：2010-02-17

申请号：CN200480028279.9

申请日：2004-09-30

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  B·吉斯兰 ,  C·奥内特 ,  O·雷萨克 ,  I·凯勒富克

IPC: H01L21/762

CPC classification number: H01L21/76251 ,  H01L21/2007 ,  H01L21/76254 ,  Y10S438/933

Abstract: 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：-在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。

公开(公告)号：CN1971850A

公开(公告)日：2007-05-30

申请号：CN200610163919.8

申请日：2006-10-27

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  Z·萨热 ,  R·拉尔德雷

IPC: H01L21/20

CPC classification number: C30B33/00 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/76254

Abstract: 本发明提出一种用于电子学、光学或光电子学应用的弹性无应变晶体材料层的形成方法，其特征在于，该方法使用包括第一晶体层和第二晶体层的结构来实施，第一晶体层在拉力下(或分别在压力下)弹性应变以及第二晶体层在压力下(或分别在拉力下)弹性应变，第二层与第一层相邻，其中该方法包括在两层之间的扩散步骤以使两层各自成分间的差别逐渐地降低直到它们基本相同，然后这两层形成总体上具有均匀组成的晶体材料最终单层，其中最初选择这两层各自的组成、厚度和应变程度，以使得在扩散后构成最终层的材料总体上不再显示弹性应变。

公开(公告)号：CN102097298B

公开(公告)日：2013-11-06

申请号：CN201010546693.6

申请日：2010-11-11

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  C·奥尔奈特

IPC: H01L21/02 ,  H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76254 ,  H01L21/30604 ,  H01L21/76256

Abstract: 本发明涉及一种薄SOI器件的制造方法，包括：通过下列步骤形成结构：a)在施主衬底上形成第一蚀刻停止层；b)在该第一蚀刻停止层上形成第二蚀刻停止层，其中该第二蚀刻停止层的材料不同于该第一蚀刻停止层的材料；c)在该第二蚀刻停止层上形成薄硅膜；以及将该结构键合到目标衬底；以及通过在该第一蚀刻停止层开始的分裂而分离该施主衬底。