中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

349 records (took 0.021 seconds)

    PROCEDE DE FABRICATION SIMULTANEE DE DIFFERENTS TRANSISTORS
    132.
    发明专利
    PROCEDE DE FABRICATION SIMULTANEE DE DIFFERENTS TRANSISTORS 未知

    公开(公告)号：FR3064111A1

    公开(公告)日：2018-09-21

    申请号：FR1752069

    申请日：2017-03-14

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

    Inventor： JULIEN FRANCK ,  NIEL STEPHAN ,  RICHARD EMMANUEL ,  WEBER OLIVIER

    IPC: H01L21/331 ,  H01L21/822 ,  H01L29/72

    Abstract: L'invention concerne un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV), deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes : a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones ; b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones ; c) déposer une couche d'interface (21) sur les premières zones ; d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones ; e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones ; f) définir les grilles des transistors dans les troisièmes zones (HV) ; et g) définir les grilles des transistors dans les premières et deuxièmes zones.

    BARRE DE CONNEXION
    134.
    发明专利
    BARRE DE CONNEXION 未知

    公开(公告)号：FR3062236A1

    公开(公告)日：2018-07-27

    申请号：FR1750540

    申请日：2017-01-23

    Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： BOIVIN PHILIPPE ,  RISTOIU DELIA

    IPC: H01B5/02 ,  H01L21/70

    Abstract: L'invention concerne une barre de connexion (32) comprenant : une partie principale constituée d'une bande conductrice (34) s'étendant au-dessus de zones disjointes à interconnecter (16), la bande conductrice étant séparée de tout matériau conducteur par un matériau diélectrique, à l'exception des zones à interconnecter ; et des parties secondaires constituées de premiers plots conducteurs (36) traversant le matériau diélectrique, chacun de ces premiers plots s'étendant verticalement d'une zone à interconnecter (16) à la bande conductrice (34).

    136.
    发明专利
    未知

    公开(公告)号：FR3058564A1

    公开(公告)日：2018-05-11

    申请号：FR1660745

    申请日：2016-11-07

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： CACHO FLORIAN ,  HUARD VINCENT

    IPC: H01L21/82 ,  G05F3/00 ,  H03K19/08

    Abstract: L'invention concerne un circuit intégré comprenant : une pluralité de domaines de circuit (102, 104, 106, 108), chaque domaine de circuit comprenant : une pluralité de transistors positionnés sur des caissons de type P et de type N (P, N), les transistors définissant un ou plusieurs trajets de données du domaine de circuit ; un circuit de surveillance (116) adapté à détecter quand le temps de réserve de au moins un des trajets de données du domaine de circuit chute sous un niveau de seuil à générer un signal de sortie basé sur ladite détection sur une ligne sortie ; et un circuit de polarisation (110) adapté à modifier une tension de polarisation d'un caisson de type N et/ou de type P du domaine de circuit.

    PROCEDE ET DISPOSITIF DE SURVEILLANCE D'UN CHEMIN CRITIQUE D'UN CIRCUIT INTEGRE
    137.
    发明专利
    PROCEDE ET DISPOSITIF DE SURVEILLANCE D'UN CHEMIN CRITIQUE D'UN CIRCUIT INTEGRE 未知

    公开(公告)号：FR3050341B1

    公开(公告)日：2018-05-11

    申请号：FR1653409

    申请日：2016-04-18

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： CLERC SYLVAIN

    IPC: G01R31/3181 ,  H03K5/153 ,  G06F1/12 ,  H03K5/156 ,  H03K5/19

    Abstract: Le dispositif (DIS) de surveillance d'un chemin critique (CC) d'un circuit intégré (CIN), comprend une réplique du chemin critique (RCC) comportant au moins deux éléments séquentiels (ES1, ES2) mutuellement séparés par des moyens de retard programmables (MRP) à l'aide d'au moins un multiplexeur principal (MUXP1), des moyens de commande (MC) configurés pour commander ledit au moins un multiplexeur principal (MUXP1 à MUXP4) et un module de séquencement (MS) configuré pour séquencer chaque élément séquentiel (ES1, ES2) à partir d'un signal d'horloge principal (CLK). Le module de séquencement (MS) est configuré pour délivrer à partir du signal d'horloge principal (CLK) respectivement auxdits au moins deux éléments séquentiels (ES1, ES2), deux signaux d'horloge secondaires (SHS1, SHS2) mutuellement temporellement décalés de façon à prendre en compte au moins un temps de propagation inhérent audit au moins un multiplexeur principal (MUXP1 à MUXP4).

Patent Agency Ranking