中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.031 seconds)

    CIRCUIT INTEGRE AVEC REGION RESISTIVE AMELIOREE
    3.
    发明专利
    CIRCUIT INTEGRE AVEC REGION RESISTIVE AMELIOREE 未知

    公开(公告)号：FR3063415A1

    公开(公告)日：2018-08-31

    申请号：FR1751596

    申请日：2017-02-28

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

    Inventor： FROMENT BENOIT ,  NIEL STEPHAN ,  REGNIER ARNAUD ,  MARZAKI ABDERREZAK

    IPC: H05K1/02 ,  H01L21/02

    Abstract: Circuit intégré comportant un substrat semiconducteur (PSUB), un caisson semiconducteur (PW) d'un premier type de conductivité électriquement isolé du reste du substrat par une région d'isolation (NW, NISO), une tranchée isolante supérieure (STI) s'étendant depuis une face avant du caisson (PW) jusqu'à une profondeur située à distance du fond du caisson. Le circuit intégré comporte au moins deux zones d'isolation additionnelles (TISO1, TISO2) électriquement isolées du caisson (PW) s'étendant à l'intérieur du caisson (PW) selon une première direction (Y) et verticalement depuis la face avant jusqu'au fond du caisson (PW). Au moins une région résistive pincée (RP) est délimitée par lesdites au moins deux zones d'isolation additionnelles (TISO1, TISO2), la tranchée isolante supérieure (STI) et la région d'isolation (NW, NISO). Au moins deux zones de contact (P1, P2) sont situées au niveau de la face avant du caisson (PW) et sont électriquement couplées à ladite région résistive pincée (RP).

    DISPOSITIF INTEGRE DE FONCTION PHYSIQUEMENT NON CLONABLE, ET PROCEDE DE REALISATION
    5.
    发明专利
    DISPOSITIF INTEGRE DE FONCTION PHYSIQUEMENT NON CLONABLE, ET PROCEDE DE REALISATION 未知

    公开(公告)号：FR3064435A1

    公开(公告)日：2018-09-28

    申请号：FR1752336

    申请日：2017-03-22

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

    Inventor： LISART MATHIEU ,  BIANCHI RAUL ANDRES ,  FROMENT BENOIT

    IPC: H04L9/10

    Abstract: Le dispositif intégré de fonctions physiquement non clonables est basé sur un ensemble de transistors MOS (TR1i, TR2j) présentant une distribution aléatoire de tensions de seuil obtenues par des implantations latérales de dopants présentant des caractéristiques non prédictibles, résultant par exemple d'implantations à travers une couche de polysilicium. Un certain nombre de ces transistors forme un groupe de transistors « témoins » (TR1i) qui vont permettre de définir une tension grille-source moyenne permettant de polariser les grilles de certains autres de ces transistors (TR2j) (qui vont être utilisés pour définir les différents bits du code unique généré par la fonction). Tous ces transistors présentent par conséquent une distribution aléatoire de courants drain-source et la comparaison de chaque courant drain-source (ITRj) d'un transistor (TR2j) associé à un bit du code numérique avec un courant de référence (IRj) correspondant à la moyenne de cette distribution, va permettre de définir la valeur logique 0 ou 1 de ce bit.

    Dispositif de génération d'un nombre aléatoire
    8.
    发明专利
    Dispositif de génération d'un nombre aléatoire 未知

    公开(公告)号：FR3111722A1

    公开(公告)日：2021-12-24

    申请号：FR2006512

    申请日：2020-06-22

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： FROMENT BENOIT

    IPC: G06F7/58 ,  H04L9/20

    Abstract: Dispositif de génération d'un nombre aléatoire La présente description concerne un circuit (200) de génération d'au moins une valeur aléatoire d'un bit comprenant : - au moins deux pistes conductrices disposées dans une succession de plans parallèles entre eux ; et - des vias (203) conducteurs adaptés à connecter ou non de manière aléatoire au moins deux desdites pistes conductrices disposées dans des plans directement successifs. Figure pour l'abrégé : Fig. 8

Patent Agency Ranking