-
公开(公告)号：KR101060978B1
公开(公告)日：2011-08-31
申请号：KR1020090078568
申请日：2009-08-25
Applicant: 전자부품연구원
CPC classification number: H01L2224/16225 , H01L2924/19105
Abstract: 본 발명의 능동 및/또는 수동 소자 내장형 기판 제조 방법은 하나 이상의 소자를 내장하는 기판을 제조하는 방법에 관한 것으로서, a) 하부 동박 상에 반경화 상태의 폴리머 층을 형성하는 단계; b) 상기 폴리머 층 상에 캐비티(Cavity)가 형성된 폴리머 코어를 형성시키는 단계; c) 상기 하나 이상의 소자가 장착되는 경우, 상기 하나 이상의 소자의 입출력 단자들이 위치하는 상기 폴리머 층들의 부분들을 제거하는 단계; d) 소자 본딩 툴을 사용하여 상기 하나 이상의 소자를 상기 캐비티 내에 장착하는 단계, 여기서 상기 소자 본딩 툴의 소자를 잡는 상부 툴의 온도는 상기 폴리머의 경화 온도이고, 하부 툴의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(t
L )이며; e) 상기 반경화 상태의 폴리머 층을 경화시키는 단계; f) 상기 하나 이상의 소자들 사이에, 반경화 상태의 폴리머를 충진하고, 그 상부에 상부 동박을 형성하는 단계; g) 단계 f)에 의한 기판을 라미네이트한 후, 상기 상부 동박 및 상기 하부 동박을 제거하는 단계; 및 h) 단계 g)에 동박이 제거된 기판에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성하는 단계를 포함한다.
폴리머, 동박, 라미네이트, 기판, 소자Abstract translation: 目的：提供一种内置有源/无源器件的衬底制造方法，以便即使在器件之间的间隙太窄时也允许容易的聚合物填充来除去额外的树脂填充过程。 构成：主动/被动元件内置衬底制造方法在底部铜膜上形成半硬化状态的聚合物层（102）。 聚合物芯（103）沉积在聚合物层上。 聚合物芯具有其中主动/被动装置（105,107）安装在其中的空腔。
-
公开(公告)号：KR1020110087129A
公开(公告)日：2011-08-02
申请号：KR1020100006617
申请日：2010-01-25
Applicant: 전자부품연구원
IPC: H01L21/60
Abstract: PURPOSE: A through-silicon via manufacturing method is provided to make a thick dielectric film thereby enabling to secure superior insulating property in high frequency environment even if using lossy silicon. CONSTITUTION: A through-silicon via manufacturing method is comprised of following procedures. A hole is drilled in the front surface of a silicon substrate. A polymer film(102) is put on the front surface of the silicon substrate. The polymer film is welded together with the front surface of the silicon substrate using heat and pressure at a vacuum state and inserted into the hole. A metal fills a hole with a smaller diameter which is drilled at the center of the hole filled with the polymer film.
Abstract translation: 目的：提供一种通过硅通孔制造方法制造厚电介质膜，从而即使使用有损硅也能在高频环境中确保优异的绝缘性能。 构成：通过硅通孔制造方法由以下步骤组成。 在硅衬底的前表面上钻一个孔。 聚合物膜（102）放在硅衬底的前表面上。 聚合物膜在真空状态下使用热和压力与硅衬底的前表面焊接在一起并插入孔中。 一个金属填充一个较小直径的孔，该孔在填充有聚合物膜的孔的中心处被钻孔。
-
公开(公告)号：KR101039697B1
公开(公告)日：2011-06-08
申请号：KR1020080134576
申请日：2008-12-26
Applicant: 전자부품연구원
Abstract: 본 발명에서는, 인쇄회로기판상에 실장 되는 안테나의 일부 패턴과 그라운드 푸를 레인 간에 인위적인 갭(Gap) 간격이 형성되고, 이 갭 간격에 의해 인위적인 커패시턴스가 생성된다. 생성된 커패시턴스를 통해 안테나의 물리적 길이를 줄일 수 있는 안테나의 설계가 가능해진다.
PIFA, 평판형 역에프 안테나, 안테나-
公开(公告)号：KR1020100076500A
公开(公告)日：2010-07-06
申请号：KR1020080134576
申请日：2008-12-26
Applicant: 전자부품연구원
CPC classification number: H01Q1/38 , H01Q1/2283 , H01Q1/24 , H01Q9/0414 , H01Q9/0421
Abstract: PURPOSE: A printed circuit board and an embedding antenna device having the same are provided to minimize the physical length of an antenna using the parasitic capacitance. CONSTITUTION: A first area and a second part surrounding the first area are defined on an insulating layer. An antenna pattern(AP) is formed in the first area of the insulating layer. A ground plane(GP1) is formed in the second part of the insulating layer. The antenna pattern comprises a first pattern(P1) receiving RF signals by extending in a fixed direction. The antenna pattern comprises a second pattern(P2) expanded in the direction perpendicular to the extending direction of the first pattern from one end of the first pattern. The second pattern constitutes an antenna length with the first pattern. The end tip of the second pattern is separated from the ground plane in a fixed distance in order to create the capacitance.
Abstract translation: 目的：提供一种印刷电路板和具有该印刷电路板的嵌入天线装置，以使使用该寄生电容的天线的物理长度最小化。 构成：围绕第一区域的第一区域和第二部分被限定在绝缘层上。 天线图案（AP）形成在绝缘层的第一区域中。 在绝缘层的第二部分中形成接地层（GP1）。 天线图案包括通过沿固定方向延伸来接收RF信号的第一图案（P1）。 天线图案包括从第一图案的一端在垂直于第一图案的延伸方向的方向上扩展的第二图案（P2）。 第二图案构成具有第一图案的天线长度。 第二图案的末端与固定距离的接地平面分离，以产生电容。
-
公开(公告)号：KR1020090124316A
公开(公告)日：2009-12-03
申请号：KR1020080050449
申请日：2008-05-29
Applicant: 전자부품연구원
IPC: H04B1/44
CPC classification number: H04B1/0057 , H04B1/401 , H04B1/48
Abstract: PURPOSE: A triple band frontend apparatus and a constitution equipped with a WIMAX triplexer are provided to transmit and receive the signal on special band and attenuate the high frequency noise in signal transmission. CONSTITUTION: A receiving triplexer(10) includes a WiMAX(Worldwide Interoperability for Microwave Access) triplexer and separates the receiving signal by special frequency band to a WiMAX transceiver. A transmitting triplexer(30) includes the WiMAX triplexer and transmits the transmission signal to an antenna. A switch(40) converts a mode according to the receiving signal and the transmitting signal. The reception triplexer comprises the first matching unit and a plurality of BPF(Band Pass Filter).
Abstract translation: 目的：提供三频带前端装置和配备有WIMAX三工器的结构，以在特殊频带上发送和接收信号，并在信号传输中衰减高频噪声。 构成：接收三路复用器（10）包括WiMAX（全球微波接入互操作性）三路复用器，并将接收信号由专用频带分离到WiMAX收发器。 发射三工器（30）包括WiMAX三路复用器，并将发送信号发送到天线。 开关（40）根据接收信号和发送信号转换模式。 接收三工器包括第一匹配单元和多个BPF（带通滤波器）。
-
Patent Agency Ranking
公开(公告)号：KR1020090124064A
公开(公告)日：2009-12-03
申请号：KR1020080050061
申请日：2008-05-29
Applicant: 전자부품연구원
CPC classification number: H01L2224/04105 , H01L2224/19 , H01L2224/73267 , H01L2924/00012
Abstract: PURPOSE: A substrate with active device chip embedded therein and fabricating method thereof are provided to prevent the damage of chip in the polymer laminate process. CONSTITUTION: The second copper layer(120) is formed at the upper part of the polymer film(100). The first copper layer(110) is formed at the lower part of the polymeric film. A part of the polymer thin layer and the first copper layer is eliminated to form the cavity. The both sides of the first copper layer and the second copper layer are eliminated to expose the polymer film. The active device chip(200) is bonded in the second copper layer exposing inside cavity. Polymer is laminated while protecting the active device chips, and the first copper layer and the second copper layer. The third copper layer(170) is formed at the upper part of the laminated polymer(150).
Abstract translation: 目的：提供一种嵌有有源器件芯片的衬底及其制造方法，以防止聚合物层压工艺中芯片的损坏。 构成：第二铜层（120）形成在聚合物膜（100）的上部。 第一铜层（110）形成在聚合物膜的下部。 聚合物薄层和第一铜层的一部分被消除以形成空腔。 消除第一铜层和第二铜层的两面以露出聚合物膜。 有源器件芯片（200）接合在暴露在腔内的第二铜层中。 聚合物层压，同时保护有源器件芯片，以及第一铜层和第二铜层。 第三铜层（170）形成在层压聚合物（150）的上部。
-
公开(公告)号：KR1020090098216A
公开(公告)日：2009-09-17
申请号：KR1020080023454
申请日：2008-03-13
Applicant: 전자부품연구원
CPC classification number: H01L24/82 , H01L2224/04105 , H01L2224/19 , H01L2224/32245 , H01L2224/73267 , H01L2224/8203 , H01L2224/92144 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/18162 , H01L2224/18 , H01L2924/00012
Abstract: A substrate embedded chip and method of manufacturing the same are provided to reduce the reliability deterioration due to the difference of the coefficient of thermal expansion of chip and metal film. A plurality of penetration holes is formed in the metal film(100) pattern. The chip(200) having input-output terminal(210) is adhered to metal film patterns and is formed in the location corresponding to a plurality of penetration holes. The sealing agent(400) surrounds the chip and is formed at the upper part of the metal film. The pads(511,512,513) are connected to input-output terminals through a plurality of penetration holes. In the sealing agent, a plurality of penetration holes is formed. The sealing agent covers at least a part of heat radiating portion.
Abstract translation: 提供了基板嵌入式芯片及其制造方法，以减少由于芯片和金属膜的热膨胀系数的差异导致的可靠性劣化。 在金属膜（100）图案中形成多个贯通孔。 具有输入输出端子（210）的芯片（200）被粘附到金属膜图案并且形成在与多个穿透孔相对应的位置。 密封剂（400）围绕芯片并形成在金属膜的上部。 焊盘（511,512,513）通过多个贯穿孔连接到输入输出端子。 在密封剂中形成有多个贯通孔。 密封剂覆盖散热部分的至少一部分。
-
公开(公告)号：KR100903681B1
公开(公告)日：2009-06-18
申请号：KR1020070140099
申请日：2007-12-28
Applicant: 전자부품연구원
CPC classification number: G06F17/5045 , G06F3/14 , G06F17/5009
Abstract: A power circuit, a power circuit design device, and a method thereof are provided to operate plural power lines with one external power source, thereby minimizing the number of capacitors. A power circuit design device(200) comprises as follows. An input unit(21) receives a design request of a power circuit. A memory(23) stores a design program of the power circuit. The memory stores an optimal isolation value between power ports of the power circuit. The memory stores a 3D inductor structure design program for 3D image simulation of the power circuit. A controller(25) controls an overall operation to design the power circuit with an optimal isolation value. A display unit(27) displays design data of the power circuit under control of the controller.
Abstract translation: 提供电源电路，电源电路设计装置及其方法来操作具有一个外部电源的多个电力线，从而最小化电容器的数量。 电源电路设计装置（200）包括如下。 输入单元（21）接收电源电路的设计请求。 存储器（23）存储电源电路的设计程序。 存储器在电源电路的电源端口之间存储最佳隔离值。 存储器存储用于电源电路的3D图像模拟的3D电感器结构设计程序。 控制器（25）控制整体操作以设计具有最佳隔离值的电力电路。 显示单元（27）在控制器的控制下显示电源电路的设计数据。
-
公开(公告)号：KR100891370B1
公开(公告)日：2009-04-02
申请号：KR1020070053131
申请日：2007-05-31
Applicant: 전자부품연구원
IPC: H05K3/30 , H05K1/16 , H01L27/108
Abstract: 본 발명은 커패시터 내장형 인쇄회로기판의 제조방법에 관한 것으로서, 지지층 상부에 커패시터를 형성하고, 지지층 상부에 커패시터를 감싸며 절연층을 형성하며, 절연층 상부에 회로 패턴을 형성하고, 커패시터 상부에 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 비아홀 내부에 도전성 물질을 충진하며, 지지층을 제거하여 커패시터를 인쇄회로기판에 내장하는 것을 특징으로 한다.
본 발명에 의하면, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있고, 커패시터 내장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있으며, 그로 인해 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.
커패시터, 인쇄회로기판, 빌드업, 솔더 범프, 얼라인-
公开(公告)号：KR100432846B1
公开(公告)日：2004-05-24
申请号：KR1020010025550
申请日：2001-05-10
Applicant: 전자부품연구원
IPC: H01P3/18
Abstract: PURPOSE: A layered dielectric filter controlling the strength of magnetic coupling is provided to reduce the size of filter by forming a magnetic coupling pattern partially overlapped with a strip line on upper and lower layers of a coupled line resonator. CONSTITUTION: A first dielectric substrate(100) has N number of strip line resonators(120,140). The N number of strip line resonators(120,140) are respectively divided into each one and extended in parallel. A second dielectric substrate(200) is layered on an upper layer of the first dielectric substrate(100) and has a first magnetic coupling pattern(220) to form a capacitance element for the magnetic coupling on upper layers of the resonators(120,140). A third dielectric substrate(300) is layered on a lower layer of the first dielectric substrate(100) and has a second magnetic coupling pattern(320) to form another capacitance element for the magnetic coupling on lower layers of the resonators(120,140).
Abstract translation: 目的：提供控制磁耦合强度的分层介质滤波器，通过在耦合线谐振器的上层和下层形成与带状线部分重叠的磁耦合图案来减小滤波器的尺寸。 构成：第一介质基片（100）具有N个带状线谐振器（120,140）。 N个带状线谐振器（120,140）分别被分成每一个并且平行延伸。 第二电介质衬底（200）被层叠在第一电介质衬底（100）的上层上，并具有第一磁耦合图案（220）以形成用于谐振器（120,140）的上层上的磁耦合的电容元件。 第三电介质衬底（300）被层叠在第一电介质衬底（100）的下层上并且具有第二磁耦合图案（320）以形成用于谐振器（120,140）的下层上的磁耦合的另一电容元件。
-
-
-
-
-
-
-
-
-
Search Results
143
records
(took 0.024 seconds)
