-
公开(公告)号：KR100462469B1
公开(公告)日：2004-12-17
申请号：KR1020020020907
申请日：2002-04-17
Applicant: 한국전자통신연구원
IPC: H05B33/04
CPC classification number: H01L51/5243 , H01L51/5256
Abstract: 접착식 유기-무기 복합막을 갖춘 엔캡슐레이션 박막과 이를 포함하는 유기 전기발광 소자에 관하여 개시한다. 본 발명에 따른 유기 전기발광 소자 보호용 엔캡슐레이션 박막은 유기물 및 무기물로 이루어지는 유기-무기 복합막과, 상기 유기-무기 복합막에 부착되어 있는 접착 시트를 포함한다. 본 발명에 따른 유기 전기발광 소자를 제조하기 위하여, 먼저 기판상에 양극, 유기 발광층 및 음극이 차례로 적층된 적층 구조를 형성한다. 접착 시트를 이용하여 상기 적층 구조상에 유기물 및 무기물로 이루어지는 유기-무기 복합막을 부착시킨다. 상기 유기-무기 복합막은 Al, 주석, 아연, 또는 이들 중에서 선택되는 적어도 하나를 기본으로 하는 합금막으로 이루어지는 적어도 1개의 무기막과, 적어도 1개의 고분자막이 접착층에 의하여 부착된 상태로 적층되어 있는 다층막으로 이루어질 수 있다.
Abstract translation: 目的：提供一种具有粘合剂有机 - 无机复合层的封装膜和包括该封装膜的有机电致发光显示器，以通过阻挡湿气和空气延长发光元件的寿命。 构成：由ITO（铟锡氧化物），空穴输送层（22），发光层（24），电子输送层（26）和金属电极（30）构成的透明电极（12） 用于阳极顺序地层叠在由透明玻璃或塑料材料制成的基板（10）上。 使用诸如粘合片的粘合剂（40）将有机 - 无机复合层（50）附着到所得物上，从而形成包封膜。 有机无机复合层（50）由第一聚合物层，无机层和第二聚合物层构成。
-
公开(公告)号：KR1020040012107A
公开(公告)日：2004-02-11
申请号：KR1020020045478
申请日：2002-08-01
Applicant: 한국전자통신연구원
CPC classification number: H01L51/5246 , H01L51/5253
Abstract: PURPOSE: An electric light emitting device having an encapsulation layer is provided to be capable of effectively preventing moisture or oxygen from penetrating into an electric LED(Light Emitting Diode) for prolonging the lifetime of the electric light emitting device. CONSTITUTION: An electric light emitting device is provided with a substrate(101), an electric LED(102) formed at the upper portion of the substrate, and encapsulation layer(104) formed at the upper portion of the resultant structure for preventing the penetration of moisture and oxygen. The electric light emitting device further includes a double-sided adhesive film(103) located between the LED and the encapsulation layer for attaching the encapsulation layer to the substrate.
Abstract translation: 目的：提供一种具有封装层的电发光器件，其能够有效地防止水分或氧气渗透到电LED（发光二极管）中，以延长电发光器件的寿命。 构成：电光发射装置设置有基板（101），形成在基板上部的电LED（102）和形成在所得结构的上部的封装层（104），用于防止穿透 的水分和氧气。 电光发射装置还包括位于LED和用于将封装层附着到基板的封装层之间的双面粘合膜（103）。
-
公开(公告)号：KR1020000037705A
公开(公告)日：2000-07-05
申请号：KR1019980052354
申请日：1998-12-01
Applicant: 한국전자통신연구원
IPC: H04N19/94
CPC classification number: H04N19/51 , H04N19/103 , H04N19/176 , H04N19/423
Abstract: PURPOSE: An apparatus for estimating motion for a low rate video codec is provided to reduce hardware requirement such as an address generator and a controller, and to decrease the memory bandwidth of the entire system. CONSTITUTION: An apparatus for estimating motion for a low rate video codec includes a reference block, a local memory(100), an inter/intra determination information provider(120), a motion vector estimator(136), and a controller(130). The reference block corresponds to a macro block of the video memory. The local memory(100) stores a block data(102). The inter/intra determination information provider(120) averages the data from the local memory and sums the differences between each pixel and the averaged value. The controller(130) controls the address for I/O of the local memory, the address for manipulation of the local sums of the motion vector estimator, and the address for generating the vector according to a state counter and a state controller(131).
Abstract translation: 目的：提供一种用于估计低速率视频编解码器的运动的装置，以减少诸如地址发生器和控制器的硬件需求，并降低整个系统的存储器带宽。 构成：用于估计低速率视频编解码器的运动的装置包括参考块，本地存储器（100），帧间/帧内确定信息提供器（120），运动矢量估计器（136）和控制器（130） 。 参考块对应于视频存储器的宏块。 本地存储器（100）存储块数据（102）。 帧间/帧内确定信息提供器（120）对来自本地存储器的数据进行平均，并且将每个像素与平均值之间的差值相加。 控制器（130）根据状态计数器和状态控制器（131）控制本地存储器的I / O的地址，用于操纵运动矢量估计器的本地和的地址和用于生成矢量的地址， 。
-
公开(公告)号：KR1019980045888A
公开(公告)日：1998-09-15
申请号：KR1019960064133
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H03M7/30
Abstract: 본 발명은 비디오 신호의 압축과 복원에 대한 국제 표준인 H.263의 양자화 알고리즘을 이용하여 VLSI로 구현하는 양자화기 구조에 관한 것이다.
H.263의 양자화 알고리즘을 3비트 부스 인코더를 이용한 승산기로 구현할 때에 승산기의 입력되는 DCT 계수 데이터는 절대 값과 뺄셈 연산을 하는 복잡한 전처리 단계가 있다.
본 발명은 상기의 문제점을 해결하기 위한 첫 단계로 입력되는 DCT 계수를 항상 음수가 되도록 하여 뺄셈 연산을 한 다음 승산기 회로로의 입력은 양수가 되도록 하는 방법으로 전처리 단계를 간소화 하였다. 따라서, 승산을 위한 전처리 단계를 간소화 하였으며, 승산 결과의 부호화 계산 결과의 넘침(Overflow) 등의 승산결과 후 처리 또한 간소화 할 수 있는 양자화기에 관해 개시된다.-
公开(公告)号：KR1019970049420A
公开(公告)日：1997-07-29
申请号：KR1019950052641
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: G06F5/01
Abstract: 본 발명은 듀얼 포트 메모리를 사용하여 영상의 압축복원 표준 알고리즘으로 사용되는 JPEG, MPEG등에서 주파수 영역으로 변환된 8×8 블럭의 데이타를 압축 코딩하기에 앞서 지그재그 순서로 변환하거나 그 반대로 지그재그 순서로 복원된 데이타를 순차적으로 변환하는 기능을 제공하는 지그재그 순서 변환회로에 관한 것으로, JPEG, MPEG등에서 8×8블럭의 데이타를 지그재그 순서로 변환하거나 그 반대로 지그재그 순서로 된 데이타를 순차적으로 변환하는 기능을 제공하는 지그재그 순서 변환회로에 있어서, 64개의 워드를 저장할 수 있는 1개의 듀얼 포트 메모리와; 상기 듀얼 포트 메모리에 연결되어 상기 메모리의 데이타를 엑세스하기 위한 순차 어드레스 값을 발생하는 순차 어드레스 발생기와; 순차적으로 입력되는 데이타를 지그재그 순으로 얻기 위해 상기 데이타를 지그재그 어드레스를 인가하는 지그재그 어드레스 발생기를 포함하여 구성되어, 듀얼 포트 메모리를 사용함에 따라 멀티플렉서가 불필요하게 되어 공간 및 자원 면에서 간단한 구조를 갖을 수 있으며, 종래 보다 훨씬 빠르게 지그재그 변환을 행할 수 있을 뿐만 아니라 고정된 시점에서 변환된 데이타를 얻을 수 있었던 것에 비하여 읽기 어드레스를 인가하는 시점을 조정함으로써 쉽게 지연 시간을 조정할 수 있으며, 또한 메모리를 사용하여 데이타를 저장하므로 전력 소모면에서도 유리하다.
-
Patent Agency Ranking
公开(公告)号：KR1019950001599B1
公开(公告)日：1995-02-27
申请号：KR1019910024517
申请日：1991-12-26
Applicant: 한국전자통신연구원
IPC: G06F15/00
Abstract: The DSP module in an intelligent computer processes efficiently multimedia data. The DSP module connected to node processor (SPARC) comprises a DSP96002 processor for multimedia data processing; a SRAM for efficient operation of the DSP processor; a Dual Port RAM (DPRAM) for communication with a node processor; an MBUS interface for accessing DSP module of the node processor; a bus artitration circuit between MBUS interface and DSP processor; latches and a transceiver; an SRAM controller; a DPRAM controller.
Abstract translation: 智能计算机中的DSP模块高效处理多媒体数据。 连接到节点处理器（SPARC）的DSP模块包括用于多媒体数据处理的DSP96002处理器; 一个用于DSP处理器高效运行的SRAM; 用于与节点处理器通信的双端口RAM（DPRAM）; 用于访问节点处理器的DSP模块的MBUS接口; MBUS接口和DSP处理器之间的总线电路; 锁存器和收发器; 一个SRAM控制器; DPRAM控制器。
-
公开(公告)号：KR1019930014573A
公开(公告)日：1993-07-23
申请号：KR1019910024777
申请日：1991-12-28
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: 본 발명은 병렬처리시스템을 위한 노드메모리 시스템에 관한 것으로서, 종래의 병렬처리시스템을 구성하는 하나의 노드 구조를 대략 살펴보면, 일반 산술계산과 제어를 위한 범용 프로세서와, 특정 응용처리를 위한 예를 들면, 이미지 처리(image processing), 그래픽스(graphics), 신호처리(signal processing)을 위한 전용 프로세서들로 구분하는 노드 프로세서, 그리고 프로세서가 처리하는 데이타를 저장하기 위한 노드메모리와, 이웃 노드들과의 커뮤니케이션(communication)을 위한 컨트롤러를 가지고 있다.
이때, 노드 메모리는 버스를 통해 노드내의 프로세서들과 인접한 이웃 노드들에 의해 액서스된다.
본 발명은 병렬처리시스템을 프로세서, 메모리, 컨트롤러등을 포함하는 노드들의 집합으로 구성하므로써 하나의 프로세스를 여러개의 프로세스로 분할하여 실행하므로 전체적인 시스템의 성능을 향상시킬 수 있도록 병렬처리 시스템을 위한 노드메모리 시스템을 제공하는 것이다.-
公开(公告)号：KR1019930014118A
公开(公告)日：1993-07-22
申请号：KR1019910024517
申请日：1991-12-26
Applicant: 한국전자통신연구원
IPC: G06F15/00
Abstract: 본 발명은 지능형 컴퓨터에서 멀티미디어 데이터를 처리하는 DSP(Digital Signal Proccssor) 모듈의 설계방법에 관한 것으로서, 종래의 지능형 컴퓨터의 PCU(Prototype Computation Unit)는 서로 다른 2개 또는 3개의 프로세서가 하나의 노드를 구성하고, 전체적으로 동일구조의 노드로 작업(task)을 수행하는 병렬처리장치(Parallel Proccssing Unit)로써, 크게 세가지 연산기능을 가져야 한다.
첫번째는 지식정보처리, 두번째는 멀티미디어 데이터처리, 마지막으로 범용연산을 하여야 한다.
이 중에서 멀티미디어 데이터를 처리하기 위해 연산기능의 신속성, 반복되는 루프(loop)의 효율적인 처리등 여러가지 기능이 필요로 하여, 노드 프로세서와는 별도로 멀티미디어 데이터처리 전용 프로세서 DSP 칩을 사용하게 되었다.
본 발명은 노드 프로세서(SPRAC)가 DSP 모듈을 구성하는 SRAM과 DPRAM, 그리고 DSP96002 프로세서를 직접 액세서 가능하게 세개의 경로연결방법으로 설계해 주므로써 노드 프로셋와는 별도로 멀티미디어 데이터처리전용 프로세서 DSP 칩을 사용하지 않아도 되는 효과를 제공하는 것이다.-
公开(公告)号：KR102172254B1
公开(公告)日：2020-11-02
申请号：KR1020140113198
申请日：2014-08-28
Applicant: 한국전자통신연구원
IPC: G02F1/1362 , G02F1/1368 , H01L27/12 , H01L29/786
-
-
-
-
-
-
-
-
-
Search Results
187
records
(took 0.032 seconds)
