-
公开(公告)号：KR100233831B1
公开(公告)日：1999-12-01
申请号：KR1019960058192
申请日：1996-11-27
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.
-
公开(公告)号：KR1019990081492A
公开(公告)日：1999-11-15
申请号：KR1019980015488
申请日：1998-04-30
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 바이폴라 소자를 이용한 뉴럴타입 셀 회로에 관한 것으로, 특히 많은 실리콘 면적과 빠른 속도가 요구되는 신경회로망 회로에 사용되는 뉴럴 타입 셀 회로에 관한 것이다.
본 발명의 목적은 바이폴라 소자를 사용하여 집적도가 높고 속도가 빠른 뉴럴 타입 셀 회로를 구현하는데 있다. 바이폴라 소자를 사용하여 구성한 뉴럴 타입 셀 회로는 외부전압이 주어질 때 발진 파형을 발생하는 발진회로부와, 상기 발진 회로부에서 발생된 발진 파형을 수신하고, 가중치 입력 레벨에 따라 펄스 듀티 싸이클을 조정하는 가중치 회로부와, 상기 가중치 회로부의 출력을 수신하고, 상기 가중치 회로부의 출력신호의 펄스 듀티 사이클에 따라 캐패시터에 전하를 충전시키는 합산회로부로 구성된다.-
公开(公告)号：KR1019990053974A
公开(公告)日：1999-07-15
申请号：KR1019970073705
申请日：1997-12-24
Applicant: 한국전자통신연구원
IPC: H01L29/06
Abstract: 본 발명은 전계제한 링(Field Limiting Ring)을 갖는 고내압 소자에 관한 것으로, 특히 모서리 부분에서의 항복전압을 개선한 효율적인 고내압 소자에 관한 것이다.
본 발명에서는 고내압 소자에서의 효과적인 전계제한링을 설계하기 위한 새로운 구조로써 모서리 부분의 전기장 집중을 줄이기 위해서 플로팅링을 추가하는 방법을 제안하는데, 이 방법은 모서리 부분에 전계제한링 영역의 폭을 늘여서 전계제한 링을 추가로 형성시키는 것이다. 이 구조를 이용하면 모서리 부근에 플로팅링을 추가로 형성시켜서 구좌표 효과에 의한 전기장의 집중을 줄일 수 있는 효과가 있다.-
公开(公告)号：KR1019990052558A
公开(公告)日：1999-07-15
申请号：KR1019970072051
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 전력 소자 제조방법 및 그 구조에 관한 것으로, 특히 집적회로(IC; integrated circuits)에서 전력 소자가 동작할 때 발생되는 열을 적절하게 방열시킬 수 있는 전력 소자 제조방법 및 그 구조에 관한 것이다.
본 발명은 에스오아이 실리콘 기판에서 기판 실리콘과 활성 실리콘 층사이에 있는 층간 산화막에 구멍을 뚫어 산화막 보다 열전도도가 우수한 다이아몬드 박막을 끼워 넣음으로써 전력 소자에서 발생된 열을 효과적으로 빼 낼 수 있게 하여 소자의 동작 특성과 신뢰성을 더욱 개선시킬 수 있다.-
公开(公告)号：KR1019990052172A
公开(公告)日：1999-07-05
申请号：KR1019970071621
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L27/085
Abstract: 본 발명은 자기정렬된 소오스/드레인 구조를 가지는 CMOS 소자에서 채널이 형성되는 영역에 결함이 없는 소자를 제조하는 방법에 관한 것이다. 기존의 자기정렬된 소오스/드레인 구조를 가지는 CMOS 소자에서는 채널이 형성되는 부분의 표면이 건식식각에 의하여 손상을 받게 되어 반송자(carrier)의 이동도(mobility)가 감소됨으로 동작속도가 저하되는 단점을 가지고 있다. 본 발명은 기존의 자기정렬된 소오스/드레인 CMOS 소자 제조방법에서 상기한 단점을 극복하기 위하여, 게이트의 측면에 산화막대신 질화막을 사용한 스페이서를 이용함으로써, 채널 부분에 손상이 없는(Damage-free) 소자를 제작할 수 있는 방법에 관한 것이다.
-
Patent Agency Ranking
公开(公告)号：KR1019990051079A
公开(公告)日：1999-07-05
申请号：KR1019970070318
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 고전압 전력소자로서 표류영역(drift region)내에 있는 게이트 확장영역(gate extended region, 도 1의 'Le' 영역)의 절연막을 경사형 구조로 하는 LDMOS(lateral double diffused MOS) 소자 제작공정에 대한 것이다. 일반적으로 LDMOS를 이용하여 구동 IC를 제작할 경우 게이트 산화막은 p채널 LDMOS의 경우 두꺼운 반면에, n채널 LDMOS는 얇은 산화막을 갖는다. 따라서 신뢰성 측면에서 얇은 산화막을 갖는 n채널 LDMOS의 경우, n 표류영역내에 있는 게이트 확장영역의 산화막은 소자동작시 높은 전계에 의해 게이트 산화막의 파괴가 쉽게 일어난다. 본 발명에서는 이러한 종래의 고전압 전력소자의 문제점을 해결하기 위해 n채널 LDMOS의 게이트 확장영역에서의 얇은 게이트 산화막위에 저온 산화막을 증착하여 습식식각으로 절연막을 경사지게 함으로서 고전계에 의한 게이트 확장영역의 절연 파괴특성을 개선하였다. 아울러 층간절연막의 단차를 줄이고 p채널 LDMOS 공정과 함께 제작할 수 있는 고전압 전력소자 제조공정법을 제시하였다.
-
公开(公告)号：KR1019990050448A
公开(公告)日：1999-07-05
申请号：KR1019970069567
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: G11C11/34
Abstract: 본 발명은 바이폴라소자를 이용한 뉴럴타입 셀 회로에 관한 것으로, 특히 많은 실리콘 면적과 빠른 속도가 요구되는 신경회로망 회로에 사용되는 뉴럴타입 셀 회로에 관한 것이다. 본 발명의 목적은 바이폴라소자를 사용하여 집적도가 높고 속도가 빠른 뉴럴타입 셀 회로를 구현하는 데에 있다. 바이폴라소자를 사용하여 구성한 뉴럴타입 셀 회로는 외부전압이 주어질 때 발진 파형을 발생하는 발진회로부와, 상기 발진회로부에서 발생된 발진 파형을 수신하고, 가중치 입력레벨에 따라 펄스 듀티 사이클을 조정하는 가중치회로부와, 상기 가중치회로부의 출력을 수신하고, 상기 가중치회로부의 출력신호의 펄스 듀티 사이클에 따라 캐패시터에 전하를 충전시키는 합산회로부로 구성된다.
-
公开(公告)号：KR100205065B1
公开(公告)日：1999-06-15
申请号：KR1019950053652
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/318
Abstract: 본 발명은 초음파를 가하여 균일한 질소 래디칼을 얻기 위한 질화갈륨 박막 제조방법에 관한 것으로서, 그 특징은 질화갈륨 박막 제조방법에 있어서, 높은 마이너스 전압을 가할 수 있는 원추형 챔버를 형성하는 제1과정과, 필라멘트에 의한 프라즈마를 형성하는 제2과정과, 자체 구조에 의해 프라즈마를 추출하는 제3과정 및 상기 제3과정과 동시에 기판에 초음파를 가하는 제4과정을 포함하여 균일도를 높이며 질화물 반도체 박막의 질을 향상시키는 데에 있으므로, 본 발명은 질화갈륨 박막 성장 중 기판에 가한 초음파에 의하여 부착력이 향상되므로 기존의 부착력이 낮아 성장이 어려웠던 물질의 성장이 가능하여지고, 부착계수를 증가시킬 수 있어 결정 성장 중 성장 압력을 충분히 낮춘 상태에서 성장 박막의 질을 향상시킬 수 있고 소오스를 절감할 수 있다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019990025772A
公开(公告)日：1999-04-06
申请号：KR1019970047535
申请日：1997-09-18
Applicant: 한국전자통신연구원
IPC: H01L29/68
Abstract: 본 발명은 다이아몬드 진공 소자의 제조 방법에 관한 것으로, 특히 다이아몬드 박막을 전계 방출용으로 이용하는 진공 소자 제조 방법에 관한 것이다.
진공 소자는 전자의 방출 팁으로 텅스텐이나 타이타늄 합금등의 내화 금속을 사용하는데, 이들 금속의 전자방출을 위해서는 가열을 하거나 수 십 ∼ 수 백 V 이상의 높은 전압을 걸어 주어야 한다. 따라서 반도체 칩 위에 장착할 수 있는 만큼의 크기로 축소시키기도 어렵고 기대하는 만큼의 성능을 얻기가 어렵다. 또한 공정이 매우 복잡하고 정밀한 장치 및 제어기술이 필요한 문제점 및 제작 단가가 비싸고 수율도 높지 않은 것이 단점이다.
본 발명에서는, 낮은 전압에서도 전자 방출이 가능하고 화학적인 변화에 강하며 음성 전자친화력을 가지고 있는 다이아몬드를 사용하여 고속 및 고전압용 진공 소자를 제조하는 방법을 제시한다.-
公开(公告)号：KR1019990024515A
公开(公告)日：1999-04-06
申请号：KR1019970045655
申请日：1997-09-03
Applicant: 한국전자통신연구원
IPC: G02B5/00
Abstract: 본 발명은 미세기전(micromachining)기술을 사용하여 광전 미세기전 소자에 적용할 수 있는 마이크로 수렴성 거울(오목거울)을 제조 방법에 관한 것이다.
광소자 또는 광섬유와 같이 광을 이용하는 미세기전 소자에서는 공간 중에서 광을 집속시키기 위하여 미세한 크기의 광학기구가 필요하다. 그러나 광학렌즈나 수렴성 거울을 마이크론 단위에서 기계적으로 제작하는 것은 매우 어렵고 극히 정밀한 기계작업을 요한다.
본 발명에서는 간단한 반도체 공정을 이용하여 미세한 수렴성 거울을 제작하는 방법을 고안하였다. 거울면의 가공은 불산을 이용하여 실리콘 산화막을 등방성 습식식각으로 하여 형성하였으며 구면이 아닌 타원구면을 만들기 위하여 서로 식각속도가 다른 산화막을 이중으로 도포하여 식각하는 방안을 제안하였다.
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.021 seconds)
