-
公开(公告)号：KR100233264B1
公开(公告)日：1999-12-01
申请号：KR1019960069287
申请日：1996-12-20
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 아날로그 CMOS IC(집적회로: integrated circuits)에는 CMOS 소자와 수동소자(저항, 캐패시터 등)가 포함된다. 아날로그 CMOS IC를 제조하는 방법은 CMOS 소자를 제작한 후 수동소자를 제작하는 방법과 다결정실리콘을 이용하여 저항과 캐패시터의 하층 전극을 먼저 형성한 후에 캐패시터 절연막을 형성하고 게이트 절연막을 성장시킨 후 게이트 전극을 형성하여 CMOS 소자와 다결정실리콘 캐패시터를 제작하는 방법이 있다. 후자의 방법은 저항 소자를 먼저 제작하고 CMOS 소자를 제작함으로서 수동소자를 제작할 때 CMOS 소자에 미치는 영향을 줄일 수 있지만, 전체 공정이 복잡해질 뿐만아니라 CMOS 소자의 균일성과 재현성에 문제가 발생된다. 전자는 CMOS 소자를 제작하고 수동소자를 제작하기 때문에 CMOS 소자의 특성의 재현성과 균일성이 우수하게 할 수 있으나, 수동소자를 제작할 때 CMOS 소자에 영향을 미칠 수 있게 된다.
따라서 본 발명에서는 아날로그 CMOS IC 제조공에 있어서 CMOS 소자의 특성을 나쁘게 하지 않고 수동소자를 제작하는 방법에 관한 것이다. 이 방법은 CMOS 소자를 제작한 후에 산소나 기타 불순물이 투과되지 않는 질화막을 소자가 형성되는 전면에 증착후에 수동소자인 캐패시터가 형성되는 부분의 질화막을 제거하고 캐패시터 절연막을 형성한 다음에 저항과 다결정실리콘 캐패시터의 상층 전극인 다결정실리콘을 증착하여 수동소자를 제작하는 것이다. 이 방법은 캐패시터 절연막을 형성하기 위하여 다결정실리콘을 산화시키거나 저압화학증착법으로 절연막을 증착시킬 때 CMOS 소자 채널 가장자리에 산화막이 성장되거나 소자에 불순물이 도입되어 소자의 특성이 나빠지는 것을 억제할 수 있다.-
公开(公告)号：KR1019990050418A
公开(公告)日：1999-07-05
申请号：KR1019970069537
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 게이트 영역과 소오스 영역으로부터 표류영역(drift region)의 일부분까지 각각 확장되는 이중 필드판(double field plate)구조를 갖는 LDMOS(Lateral Double Diffused MOS)형 전력소자를 제공한다. 이중 필드판 구조의 전력소자는 소자 동작시, 소오스 필드판 및 게이트 필드판 아래에 있는 표류영역에서의 공핍층 (depletion width)은 드레인 전압, 소오스 및 게이트 필드판간의 층간 절연막, 게이트 절연막 두께 및 게이트 전압등에 따라 변화하며, 표류영역의 중앙 또는 가장자리 부분에서의 공핍층이 더욱 커짐으로서 종래의 전력소자보다 항복전압 및 on-저항 특성이 동시에 개선되며, 특히 본 발명의 이중 필드판 구조의 전력소자는 인가된 게이트 전압에 의해 표류영역 중앙에서의 공핍층이 감소하여 결과적으로 캐리어가 통과할 수 있는 면적이 증가되므로 on-저항은 더욱 낮아지고. 또한 표류영역 가장자리에서의 공핍층이 증가되어 RESURF(reduced surface field)효과를 촉진시켜 높은 항복전압이 유지된다. 따라서 본 발명의 이중 필드판 구조의 전력 소자는 종래의 소오스 필드판 구조의 전력소자 및 게이트 필드판 구조의 전력소자들의 특성을 보완하여 항복전압 및 on-저항 특성을 동시에 개선시킬수 있는 장점을 가지고 있다.
-
公开(公告)号：KR1019980039198A
公开(公告)日：1998-08-17
申请号：KR1019960058192
申请日：1996-11-27
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019970010963B1
公开(公告)日：1997-07-05
申请号：KR1019930029091
申请日：1993-12-22
Applicant: 한국전자통신연구원
IPC: G01N1/00
Abstract: A sample mounting apparatus of a net grid structure having a metal support is disclosed. In the sample mounting apparatus of a net grid structure, an experimental sample(5) is put on a net grid(7). A plurality of metal supports(9) are attached to a lower portion of the net grid(7). A plurality of metal springs(6) are installed between the metal supports(9) at a lower portion of the net grid(7). The metal springs(6) have the same elasticity. According to the sample mounting apparatus, since a grid surface maintains at level, an analyzing error is reduced.
Abstract translation: 公开了一种具有金属支撑件的网格结构的样品安装装置。 在网格结构的样品安装装置中，将实验样品（5）放在网格（7）上。 多个金属支撑件（9）附接到网格（7）的下部。 多个金属弹簧（6）安装在网格网格（7）下部的金属支架（9）之间。 金属弹簧（6）具有相同的弹性。 根据样品安装装置，由于电网表面保持水平，故分析误差降低。
-
-
-
公开(公告)号：KR1019930008863B1
公开(公告)日：1993-09-16
申请号：KR1019910006086
申请日：1991-04-16
IPC: H01L21/335
Abstract: The method is for forming the reverse T type gate electrode by the multi-crystal silicon oxidation layer growing method. The method includes: (1) the 1st processing for doping phosphorus and arsenic, and growing the field and gate oxidation layer in the manufacturing of MOSFET; (2) the 2nd processing for forming the gate pattern; (3) the 3rd processing for growing the high-temperature and pressure oxidation layer; (4) the 4th processing for forming n-region (8) or P-region (10) by ion injection; (5) the 5th processing for executing the fast-temperature processing; and (6) the 6th processing for the alloy processing.
Abstract translation: 该方法是通过多晶硅氧化层生长法形成反向T型栅电极。 该方法包括：（1）掺杂磷和砷的第一次处理，并在制造MOSFET时增加场和栅氧化层; （2）形成栅极图案的第二处理; （3）生长高温高压氧化层的第3次处理; （4）通过离子注入形成n区（8）或P区（10）的第4处理; （5）执行快速温度处理的第5个处理; 和（6）合金加工的第六次加工。
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.02 seconds)
