-
-
公开(公告)号:KR100095262B1
公开(公告)日:1996-02-05
申请号:KR1019920025005
申请日:1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/812
-
公开(公告)号:KR1019950021025A
公开(公告)日:1995-07-26
申请号:KR1019930026789
申请日:1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L21/027
-
-
-
-
-
-
公开(公告)号:KR1019940016939A
公开(公告)日:1994-07-25
申请号:KR1019920025004
申请日:1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: 본 발명은 갈륨비소 반도체의 표면에 절연막을 증착하고 채널부위에 절연막이 잔류하도록 패터닝과 에칭을 한 후 N
+ 영역을 형성하기 위한 조건의 이온주입을 전극접합영역과 절연막으로 보조된 채널부위에 일회 실시하여 N
+ 영역과 채널부위의 저농도 N 영역을 동시에 형성시키고 오옴전극과 리세스에칭(recess etching)된 영역에 게이트를 형성하는 금속반도체 전계효과 트랜지스터(Metal Semiconductor Field Effect Transistor : MESFET)의 제조방법.-
公开(公告)号:KR1019940016647A
公开(公告)日:1994-07-23
申请号:KR1019920024999
申请日:1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L21/66
Abstract: 본 발명은 트랜지스터 등의 반도체 IC를 웨이퍼 상태(on-wafer)로 전기적 특성 및 불량여부 등을 검사하기 위한 프로우브 카드의 에폭시링에 관한 것으로, 더 구체적으로는 고속 디지탈 측정과 아날로그 신호측정이 가능한 구조의 에폭시링에 관한 것으로, 반도체 IC의 특성검사를 위한 프로우브 카드의 인쇄회로 기판과 연결되는 탐침의 말단부분이 탄성력을 갖도록 하는 에폭시링의 구조에 있어서, 탐침이 에폭시링에 의해 몰딩되는 부분의 상단부에 형성되고 탐침과 비아홀을 통하여 전기적으로 연결되는 금속 박막을 포함한 것이다.
-
-
-
-
-
-
-
-
-