-
-
142.发明公开
公开(公告)号：KR1020120100303A
公开(公告)日：2012-09-12
申请号：KR1020110019106
申请日：2011-03-03
Applicant: 삼성전자주식회사
IPC: H05K1/18 , H01L33/00 , F21Y101/02
Abstract: PURPOSE: A printed circuit board, a light emitting module with the printed circuit board, a light unit with the light emitting module, and a method of manufacturing the light emitting module are provided to make a light source to directly contact a heat emitting board, thereby increasing heat emitting performance. CONSTITUTION: A metal copper foil laminate plate(110) is formed by laminating an insulating layer(113) and a resin coating copper foil(112) on a heat emitting board. The metal copper foil laminate plate includes at least one groove. A portion of the resin coating copper foil is cut and the cut portion is mounted on the groove. The light source is bonded with the heat emitting board. The heat emitting board is made of copper.
Abstract translation: 目的：提供印刷电路板，具有印刷电路板的发光模块，具有发光模块的光单元和制造发光模块的方法，以使光源直接接触散热板， 从而增加散热性能。 构成：通过在绝缘层（113）和树脂被覆铜箔（112）上层叠发热板而形成金属铜箔层压板（110）。 金属铜箔层压板包括至少一个槽。 切割树脂被覆铜箔的一部分，将切断部安装在槽上。 光源与发光板接合。 发热板由铜制成。
-
公开(公告)号：KR1020090131230A
公开(公告)日：2009-12-28
申请号：KR1020080057099
申请日：2008-06-17
IPC: H03M13/11
CPC classification number: H03M13/356 , H03M13/1102 , H03M13/1148 , H03M13/353 , H04L1/0009 , H04L1/04
Abstract: PURPOSE: An encoding device and a decoding device for a low density parity code are provided to perform an encoding and decoding technique for a low density parity code by generating parity bits and data bits through a low density parity code and a parity check matrix. CONSTITUTION: An information obtaining part(712) obtains state information of at least two frequency bands. A matrix generating part(713) adaptively generates a parity check matrix based on the state information. The parity check matrix includes sub matrixes corresponding to each frequency band. An encoder generates parity bits and data bits through a low density parity code and the parity check matrix. The data bits and the parity bits are transmitted to a decoding device(720) for the low density parity code through a wireless channel.
Abstract translation: 目的：提供一种用于低密度奇偶码的编码装置和解码装置，用于通过低密度奇偶校验码和奇偶校验矩阵产生奇偶校验位和数据比特来执行低密度奇偶校验码的编码和解码技术。 构成：信息获取部（712）获得至少两个频带的状态信息。 矩阵生成部（713）根据状态信息自适应地生成奇偶校验矩阵。 奇偶校验矩阵包括对应于每个频带的子矩阵。 编码器通过低密度奇偶校验码和奇偶校验矩阵产生奇偶校验位和数据位。 通过无线信道将数据比特和奇偶校验比特发送到用于低密度奇偶码的解码装置（720）。
-
144.发明公开트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 失效用于热分离的方法，使用该方法进行凝胶分离的浇口结构的方法以及使用该方法进行热分解的形成非挥发性记忆体装置的方法
公开(公告)号：KR1020080004945A
公开(公告)日：2008-01-10
申请号：KR1020060063897
申请日：2006-07-07
Applicant: 삼성전자주식회사
IPC: H01L21/76 , H01L27/115 , H01L21/8247
CPC classification number: H01L21/76232 , H01L21/31144 , H01L21/67075
Abstract: A trench isolation method, a method for forming a gate structure, and a method for manufacturing a non-volatile memory device are provided to suppress a leakage current at an edge portion of an active region by forming an oxide film with a constant thickness on center and edge portions. A mask pattern is formed on a substrate(100). A pad oxide film pattern(114) and a nitride film pattern(110) are laminated on the mask pattern, which defines a first aperture. The first aperture partially exposes the substrate. A portion of a substrate, which is exposed by the pad oxide film pattern, is removed, such that a second aperture is formed. The second aperture is coupled with the first aperture. A sidewall of the second aperture has a first slope. The exposed substrate is etched by using the mask pattern as an etch mask, such that a trench is formed. The trench is coupled with the second aperture and has a second slope, which is greater than the first slope. The second slope is wider than the first slope. An insulation film is formed to completely fill in the first and second apertures and the trench.
Abstract translation: 提供沟槽隔离方法，形成栅极结构的方法和制造非易失性存储器件的方法，以通过在中心形成具有恒定厚度的氧化膜来抑制有源区的边缘部分的漏电流 和边缘部分。 在基板（100）上形成掩模图案。 衬垫氧化膜图案（114）和氮化物膜图案（110）层压在限定第一孔的掩模图案上。 第一孔部分地暴露基板。 去除由衬垫氧化膜图案曝光的衬底的一部分，使得形成第二孔。 第二孔与第一孔耦合。 第二孔的侧壁具有第一斜面。 通过使用掩模图案作为蚀刻掩模来蚀刻暴露的基板，从而形成沟槽。 沟槽与第二孔耦合并且具有大于第一斜率的第二斜率。 第二斜坡宽于第一斜坡。 形成绝缘膜以完全填充第一和第二孔和沟槽。
-
-
Patent Agency Ranking
-
公开(公告)号：KR1020070036825A
公开(公告)日：2007-04-04
申请号：KR1020050091739
申请日：2005-09-30
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L21/28273 , H01L21/76256
Abstract: 불휘발성 메모리 장치의 형성방법은, 먼저 먼저 기판의 표면보다 낮게 매립되는 제1 절연막 패턴과 상기 제1 절연막 패턴으로부터 수직 방향으로 연장되고, 상기 기판의 표면보다 높게 돌출된 제2 절연막 패턴을 형성하여 게이트 전극의 성형을 위한 개구부를 정의한다. 이어서 상기 개구부 저면의 상기 기판의 표면에 터널 산화막을 형성한다. 계속하여 상기 터널 산화막 상에 상기 터널 산화막과의 계면에서 그레인의 사이즈가 실질적으로 균일하도록 상기 개구부의 측벽, 상기 터널 산화막 및 상기 제2 절연막 패턴 상에 폴리실리콘막을 형성한다. 다음에 상기 결과물 상에 제1 비정질실리콘막을 형성한다. 이어서 상기 제1 비정질실리콘막 및 상기 폴리실리콘막이 형성된 상기 개구부를 충분히 매립하도록 제2 비정질실리콘막을 형성한다. 이로써 셀 문턱전압의 산포을 향상시킨다.
-
公开(公告)号：KR100614802B1
公开(公告)日：2006-08-22
申请号：KR1020050059752
申请日：2005-07-04
Applicant: 삼성전자주식회사
IPC: H01L21/8247
Abstract: 전계의 집중을 억제할 수 있는 불휘발성 메모리 장치의 셀 게이트 구조물 제조 방법에 있어서, 반도체 기판 상에 터널 산화막, 제1도전층, 유전막 및 제2도전층이 적층되며, 제1측벽 및 제1측벽과 마주보는 제2측벽을 갖는 예비 셀 게이트 구조물을 형성한다. 예비 셀 게이트 구조물의 제1 및 제2측벽을 통해 노출된 상기 터널 산화막을 일부 제거함으로써, 제1도전층 하단부의 모서리들을 노출시킨다. 산소 라디칼을 이용하는 산화 공정을 이용하여, 노출된 모서리들을 실질적으로 균일하게 라운딩시킨다. 따라서, 제1도전층 하단부의 모서리에 전계가 집중되는 현상을 용이하게 억제함과 동시에 터널 산화막 패턴의 두께 균일도를 향상시킴으로써, 셀 트렌지스터의 동작 특성을 용이하게 개선할 수 있다.
Abstract translation: 在能够抑制电场集中的非易失性存储装置的单元栅结构的制造方法，该层叠在半导体衬底，隧道氧化膜，第一导电层，介电层和第二导电层，所述第一侧壁和所述第一侧壁上 和面向第二侧壁的第二侧壁。 部分通过备用单元栅极结构的第一和第二侧壁暴露的隧道氧化物膜的部分被部分去除以暴露第一导电层的下部的边缘。 使用氧自由基的氧化过程被用于使暴露的边缘基本均匀地圆化。 因此，通过提高所述第一导电层的厚度均匀性的下端角容易抑制浓缩的显影剂，并在同一时间在隧道氧化膜电场图案，能够容易地提高单元晶体管的操作特性。
-
公开(公告)号：KR1020060080426A
公开(公告)日：2006-07-10
申请号：KR1020050000811
申请日：2005-01-05
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G01R1/0466 , G01R1/0483 , G01R1/06722
Abstract: 고주파 대역은 물론 저주파 대역까지 측정할 수 있고, 수명이 긴 포고 핀 및 이를 포함하는 테스트 소켓에 대해 개시한다. 그 포고 핀 및 테스트 소켓은 반도체 패키지와 전기적으로 접촉하기 위하여 도전성 금속으로 이루어진 금속 플런저 및 금속 플런저와 연결되어 테스트 보드에 전기적으로 접촉하기 위하여 도전성 고무로 이루어진 고무접촉핀을 포함한다.
포고 핀, 테스트 소켓, 금속 플런저, 고무접촉핀 -
-
-
-
-
-
-
-
-
Search Results
211
records
(took 0.029 seconds)
