公开(公告)号：KR1020160139119A

公开(公告)日：2016-12-07

申请号：KR1020150073117

申请日：2015-05-26

Applicant: 삼성전자주식회사

Inventor： 김남빈 ,  강대웅 ,  김대신 ,  설광수 ,  손호민 ,  이창섭 ,  임승현 ,  허성회

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/1157

Abstract: 본발명의반도체장치에관한것으로, 기판, 상기기판상에수직적으로적층된게이트전극들, 상기게이트전극들사이의절연패턴들, 상기게이트전극들과상기절연패턴들을관통하여상기기판과전기적으로연결되는활성기둥및 상기게이트전극들과상기활성기둥사이, 및상기절연패턴들과상기활성기둥사이에개재되는정보저장패턴을포함하고, 상기게이트전극들은, 상기정보저장패턴과상기절연패턴들사이에연장되는에지부들(edge portions)을포함하는반도체장치가제공된다.

Abstract translation: 本发明提供一种半导体器件，包括基板，垂直堆叠在基板上的栅电极，栅电极之间的绝缘图案，设置成穿过栅电极的活性柱和绝缘图案，并与基板电耦合，以及存储图案， 栅电极和有源支柱以及绝缘图案和有源支柱之间。 栅电极包括在存储器图案和绝缘图案之间延伸的边缘部分。

公开(公告)号：KR100806130B1

公开(公告)日：2008-02-22

申请号：KR1020060065212

申请日：2006-07-12

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  지정근 ,  김형기 ,  박정현 ,  손호민 ,  장원준

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273

Abstract: 불휘발성 메모리 장치의 제조방법은, 먼저 반도체 기판 상에 터널 산화막과 폴리실리콘층을 순차적으로 형성한다. 이어서 상기 폴리실리콘층을 질화 처리하여 상기 폴리실리콘층의 표면 부위를 제1 질화막으로 개질한다. 상기 제1 질화막에 대하여 산소 라디칼을 이용하는 라디칼 산화 처리를 수행하여 상기 제1 질화막을 산질화막으로 개질한다. 상기 산질화막 상에 저압 화학 기상 증착 방법을 이용하여 하부 산화막을 형성하고, 상기 하부 산화막 상에 제2 질화막 및 상부 산화막을 순차적으로 형성한다. 상기 상부 산화막 상에 도전층을 형성한다. 이로써, 상기 폴리실리콘층과 도전층 사이에 형성되는 다층 구조의 층간유전막의 누설전류 특성을 열화시키지 않으면서 상기 층간유전막의 커패시턴스를 증가시킬 수 있다.

公开(公告)号：KR100801062B1

公开(公告)日：2008-02-04

申请号：KR1020060063897

申请日：2006-07-07

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  장원준 ,  이웅 ,  손호민 ,  이원준 ,  김형기 ,  박정현

IPC: H01L21/76 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/76232

Abstract: 액티브 영역을 한정하는 트렌치 소자 분리 방법에 있어서, 기판 상에, 상기 기판을 부분적으로 노출시키는 제1 개구를 한정하며 패드 산화막 패턴 및 상기 패드 산화막 패턴보다 넓은 선폭을 갖는 질화막 패턴이 적층된 마스크 패턴을 형성한다. 이어서, 상기 패드 산화막 패턴에 의해 노출된 기판 표면의 일부를 제거하여, 상기 제1 개구와 연통되고 측벽이 제1 경사를 갖는 제2 개구를 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 마스크 패턴에 의해 노출된 기판을 식각하여, 상기 제2 개구와 연통되고 상기 제2 개구보다 폭이 좁고 측벽이 상기 제1 경사보다 급한 제2 경사를 갖는 트렌치를 형성한다. 계속해서, 상기 제1 개구, 제2 개구 및 트렌치를 완전히 채우는 절연막을 형성하여 소자 분리 영역을 완성한다. 상기 소자 분리 영역을 형성함으로써, 중앙 부위는 평평하고 에지 부위가 완만하게 경사진 액티브 영역을 형성할 수 있다.

公开(公告)号：KR1020160101294A

公开(公告)日：2016-08-25

申请号：KR1020150023351

申请日：2015-02-16

Applicant: 삼성전자주식회사

Inventor： 정재훈 ,  샤,즈리앙 ,  강대웅 ,  김대신 ,  설광수 ,  손호민 ,  임승현

IPC: H01L27/115

CPC classification number: H01L27/11568 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/4234 ,  H01L29/42364 ,  H01L29/512 ,  H01L29/517 ,  H01L29/518 ,  H01L29/792 ,  H01L29/7923 ,  H01L27/11563 ,  H01L2924/1443

Abstract: 비휘발성메모리장치는기판상에적층된게이트전극들, 상기게이트전극들을관통하여상기기판에연결되는반도체패턴, 및상기반도체패턴과상기게이트전극들사이의전하저장층을포함한다. 상기전하저장층은상기반도체패턴과상기게이트전극들사이에개재되고제1 에너지밴드갭을갖는제1 전하저장층, 상기제1 전하저장층과상기반도체패턴사이에개재되고제2 에너지밴드갭을갖는제2 전하저장층, 및상기제1 전하저장층과상기게이트전극들사이에개재되고제3 에너지밴드갭을갖는제3 전하저장층을포함한다. 상기제1 에너지밴드갭은상기제2 및제3 에너지밴드갭들보다작다. 상기제1 전하저장층의두께는상기제2 및제3 전하저장층들의두께보다두껍다.

Abstract translation: 非易失性存储器件包括：堆叠在衬底上的栅极电极; 通过栅电极连接到衬底的半导体图案; 并且设置在半导体图案和栅电极之间的电荷存储层。 电荷存储层包括插入在半导体图案和栅电极之间并具有第一能带隙的第一电荷存储层; 插入在所述第一电荷存储层和所述半导体图案之间并具有第二能带隙的第二电荷存储层; 以及插入在所述第一电荷存储层和所述栅电极之间并具有第三能带隙的第三电荷存储层。 第一能带隙小于第二和第三能带隙。 第一电荷存储层的厚度大于第二和第三电荷存储层的厚度。

公开(公告)号：KR1020160095281A

公开(公告)日：2016-08-11

申请号：KR1020150016169

申请日：2015-02-02

Applicant: 삼성전자주식회사

Inventor： 이현욱 ,  강대웅 ,  김대신 ,  설광수 ,  손호민 ,  임승현

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L21/28282 ,  H01L27/11556 ,  H01L29/4234 ,  H01L29/42348 ,  H01L27/11521 ,  H01L2924/1443

Abstract: 본발명의반도체장치및 그의제조방법에관한것으로, 기판상에수직적으로적층된절연패턴들및 상기절연패턴들사이에게재된게이트패턴들을포함하는적층구조체, 상기적층구조체를관통하여상기기판과전기적으로연결되는활성기둥및 상기적층구조체와상기활성기둥사이에게재되는전하저장막을포함하되, 상기전하저장막은상기활성기둥과상기게이트패턴들사이의제1 영역들, 상기활성기둥과상기절연패턴들사이의제2 영역들및 상기제1 영역들과상기제2 영역들을연결하는제3 영역들을포함하되, 상기제3 영역들은, 라운드진형상의내측벽을가지며상기제1 영역들보다얇은두께를갖는부분을포함하는반도체장치가제공된다.

Abstract translation: 半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。 半导体器件包括：层压结构，其包括垂直层叠在基板上的叠层图案，以及介于绝缘图案之间的栅极图案; 活性柱，其穿透层叠结构，并且电连接到基板; 以及介于层叠结构和活性柱之间的电荷存储膜。 电荷存储膜包括：位于有源列和栅极图案之间的第一区域; 位于活性柱和绝缘图案之间的第二区域; 以及连接第一区域和第二区域的第三区域。 第三区域包括圆形内侧和厚度比第一区域薄的部分。

公开(公告)号：KR101501741B1

公开(公告)日：2015-03-11

申请号：KR1020090000438

申请日：2009-01-05

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  고정윤 ,  이상경 ,  손호민 ,  장원준 ,  지정근

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L29/42336 ,  H01L29/66825

Abstract: 비 휘발성 메모리 소자 및 그의 형성방법을 제공할 수 있다. 이를 위해서, 반도체 기판에 소자 분리막이 배치될 수 있다. 상기 소자 분리막은 반도체 기판의 주 표면으로부터 돌출해서 활성 영역을 한정할 수 있다. 상기 소자 분리막 및 활성 영역 사이의 요부에 확산 저지 폴리 패턴 및 플로팅 게이트를 차례로 형성할 수 있다. 상기 확산 저지 폴리 패턴 및 플로팅 게이트를 덮도록 소자 분리막 상에 컨트롤 게이트가 배치될 수 있다.
비 휘발성 메모리 소자, 게이트, 확산, 기판

公开(公告)号：KR100897288B1

公开(公告)日：2009-05-14

申请号：KR1020060102580

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 손호민 ,  장원준 ,  형용우 ,  지정근 ,  김형기

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/66825

Abstract: 비휘발성 메모리 소자 및 그 형성방법이 제공된다. 상기 비휘발성 메모리 소자의 형성방법은 반도체 기판 상에 터널링 절연막을 형성하는 것 그리고 플루오르를 포함하는 플라즈마 공정을 진행하는 것을 포함한다.
플라즈마 공정, 터널링 절연 패턴, 층간 절연 패턴, 신뢰성

公开(公告)号：KR1020080035917A

公开(公告)日：2008-04-24

申请号：KR1020060102580

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 손호민 ,  장원준 ,  형용우 ,  지정근 ,  김형기

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/66825 ,  H01L21/0212

Abstract: A nonvolatile memory device and a method for fabricating the same are provided to reduce a silicon-hydrogen combination and a dangling bond of an interface between a tunneling insulating layer and a semiconductor substrate by using F contained in the interface. A tunneling insulating pattern(110a) is formed on a semiconductor substrate(100). A charge storing pattern(120a) is formed on the tunneling insulating pattern. An interlayer dielectric pattern(130a) is formed on the charge storing pattern. A gate electrode(140a) is formed on the interlayer dielectric pattern. An interface between the semiconductor substrate and the tunneling insulating pattern contains F. The interlayer dielectric pattern includes a first oxide layer pattern on the charge storing pattern, a nitride layer pattern on the first oxide layer pattern, and a second oxide layer pattern on the nitride layer pattern. F is contained in interfaces between the nitride layer pattern and the first oxide layer pattern, between the first oxide layer pattern and the nitride layer pattern, and between the nitride pattern and the second oxide layer pattern.

Abstract translation: 提供一种非易失性存储器件及其制造方法，通过使用包含在界面中的F来减少隧道绝缘层和半导体衬底之间的界面的硅 - 氢组合和悬挂键。 隧道绝缘图案（110a）形成在半导体衬底（100）上。 在隧道绝缘图案上形成电荷存储图案（120a）。 在电荷存储图案上形成层间电介质图案（130a）。 在层间电介质图案上形成栅电极（140a）。 半导体衬底和隧道绝缘图案之间的界面包含F.层间介质图案包括电荷存储图案上的第一氧化物层图案，第一氧化物层图案上的氮化物层图案和氮化物上的第二氧化物层图案 层图案。 F包含在氮化物层图案和第一氧化物层图案之间，第一氧化物层图案和氮化物层图案之间以及氮化物图案和第二氧化物层图案之间的界面中。

公开(公告)号：KR101149012B1

公开(公告)日：2012-05-25

申请号：KR1020070082327

申请日：2007-08-16

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  손호민 ,  형용우 ,  한재종 ,  임택진

IPC: H01L27/115

CPC classification number: H01L29/42324 ,  H01L21/76224 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7887

Abstract: 비휘발성 메모리소자의 제조방법을 제공한다. 먼저, 기판에 활성영역을 한정하는 소자분리패턴들을 형성한다. 상기 활성영역 상에 자기정렬된 부유게이트패턴을 형성한다. 상기 부유게이트패턴은 상기 활성영역에 가까울수록 상대적으로 낮은 농도의 불순물이온들을 함유한다. 상기 부유게이트패턴 상에 게이트라인을 형성한다.

公开(公告)号：KR1020090017842A

公开(公告)日：2009-02-19

申请号：KR1020070082327

申请日：2007-08-16

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  손호민 ,  형용우 ,  한재종 ,  임택진

IPC: H01L27/115

CPC classification number: H01L29/42324 ,  H01L21/76224 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7887 ,  H01L21/265 ,  H01L27/11526

Abstract: A method of forming the non-volatile memory device is provided to prevent the penetration of the impurity ions by forming the floating gate arranged between the gate line and active area. The element isolation pattern(56) limiting the active region(52) is formed in the substrate(51). The self-aligned floating gate pattern is formed on the active area. The floating gate pattern contains the impurity ions of low concentration. The gate line (83') is formed on the floating gate pattern. The element isolation patterns are formed in order to be protruded than the active area. In a step for forming gate line, the floating gate pattern and element isolation patterns are formed.

Abstract translation: 提供了一种形成非易失性存储器件的方法，以通过形成布置在栅极线和有源区域之间的浮动栅极来防止杂质离子的穿透。 在衬底（51）中形成限制有源区（52）的元件隔离图案（56）。 自对准浮栅图案形成在有源区上。 浮栅图案含有低浓度的杂质离子。 栅极线（83'）形成在浮动栅极图案上。 形成元件隔离图案以便比有源区域突出。 在形成栅极线的步骤中，形成浮栅图案和元件隔离图案。