Abstract:
본 발명은 병렬 복호화 시스템에서 메모리와 기능 모듈 사이의 데이터 전송량을 현저히 줄일 수 있도록 한 비트 플레인 기반의 예측 오차 데이터 복호화 장치 및 방법에 관한 것으로, 비트 스트림으로부터 매크로 블럭 단위의 예측 오차 데이터를 생성하고, 상기 예측 오차 데이터를 그룹으로 분할하며, 상기 그룹에 대한 비트 플레인을 생성하는 가변길이 복호화 모듈; 및 상기 가변길이 복호화 모듈로부터 생성된 상기 비트 플레인을 저장하고, 상기 비트 플레인의 값에 따라 상기 그룹 내의 상기 예측 오차 데이터를 저장하는 가변길이 복호화 메모리를 포함하는 것을 특징으로 한다.
Abstract:
PURPOSE: A multi core processor having a hierarchical communication structure is provided to hierarchically divide/use a memory which can be shared between cores, thereby improving the performance of an application. CONSTITUTION: Clusters (110-160) are configured by clustering cores. Lowest level memories (21-26) are shared between memories included in the cluster. Middle level memories (31,32) are shared between the clusters. A highest level memory (40) is shared among all clusters. The middle level memory includes a medium low level memory which the cluster shares with other neighboring cluster, and includes a medium high level memory shared in a super cluster in which the cluster is clustered. The lowest level memory is used for the implementation of paralleling technique by the functional division of an application. [Reference numerals] (110) Cluster 1; (120) Cluster 2; (130) Cluster 3; (140) Cluster 4; (150) Cluster 5; (160) Cluster 6
Abstract:
본 발명은 H.264 CAVLC 디코딩에서 CAVLC 테이블을 탐색하기 위한 방법에 관한 것으로, 특히 CAVLC 테이블에 포함된 비트열의 길이 및 코드 값을 인덱스로 사용하여 생성된 배열(Array)을 이용하는 CAVLC 테이블 탐색 방법에 관한 것이다. 본 발명에 따른 H.264 CAVLC 디코딩에서의 CAVLC 테이블 탐색 방법은 CAVLC 테이블에 포함된 비트열의 길이 및 코드 값을 인덱스로 하여 디코딩 계수 값을 저장하는 배열을 생성하는 단계; 입력 비트 스트림의 시작 비트의 '0' 비트부터의 연속적인 '0'비트의 갯수를 계산하는 단계; 상기 연속적인 '0'비트의 갯수에 기반하여 상기 입력 비트 스트림과 대응하는 대응 비트열의 길이를 결정하는 단계; 상기 대응 비트열의 길이에 대응하는 상기 입력 비트 스트림의 상위 비트의 코드 값을 계산하는 단계; 및 상기 대응 비트열의 길이 및 상기 입력 비트 스트림의 상위 비트의 코드 값을 인덱스로 하여 상기 배열에서 디코딩 계수 값을 추출하는 단계로 구성된다. 본 발명은 CAVLC 테이블 탐색 과정에서 발생하는 메모리 액세스를 감소시킴으로써, H.264 CAVLC 디코딩의 속도를 향상시키고 디코더의 파워 소모를 감소시킬 수 있다. H. 264, CAVLC, 디코딩, 테이블 탐색
Abstract:
PURPOSE: A multi-processor system and a multi-processing method for the same are provided to remove a communication overhead with one processing/data switching, and add a switching command and data stored in PPDM(Process Propagate Data Memory) and PKDM(Process Keep Data Memory) to a single processor program. CONSTITUTION: The multi-processors consist of data core(110) and processing core(120). The switch connects the data core with the processing core, which is included in each processor, as the combination of data core-processing core couple. The data core includes a register(111), a data cache(112), and the PPDM(113). The PPDM stores the data for connecting the data core with the processing core in the each processor.
Abstract:
A CAVLC table searching method at H.264 CAVLC decoding is provided to reduce a memory access generated in a CAVLC table searching process, thereby improving the speed of the H.264 CAVLC decoding and reducing the power consumption of a decoder. An array is generated(302). The array stores a decoding count value using the length and code value of a bit string included in a CAVLC(Context Adaptive Variable Length Coding) table as index. Based on the number of successive 0 bits, the length of a bit string corresponding to an input bit stream is determined(304). The code value of an upper bit of the input bit stream corresponding to the length of the correspondent bit string is calculated(305). The decoding count value is extracted from the array by using the length of the correspondent bit string and the code value of the upper bit of the input bit stream as index(306).