中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

494 records (took 0.023 seconds)

    High density laminated substrate structure and manufacture method thereof
    141.
    发明申请
    High density laminated substrate structure and manufacture method thereof 有权
    高密度层压基板结构及其制造方法

    公开(公告)号：US20030223207A1

    公开(公告)日：2003-12-04

    申请号：US10064424

    申请日：2002-07-12

    Inventor： Kwun-Yao Ho ,  Chen-Yueh Kung

    IPC: B32B003/10

    CPC classification number: H05K3/4617 ,  H05K3/20 ,  H05K3/281 ,  H05K2201/09545 ,  H05K2201/10378 ,  H05K2203/063 ,  H05K2203/0733 ,  Y10T428/24331 ,  Y10T428/24851 ,  Y10T428/24917

    Abstract: A laminated substrate structure composed of a plurality of dielectric layers and a plurality of circuit layers stacked with each other. Each of the dielectric layers has a plurality of via studs, and the circuit layers are electrically coupled with each other through the via studs. The laminated substrate structure of the present invention is characterized by adopting the embedded structure landless design that provides high reliability and better adherence. The present invention also provides a laminated substrate manufacture method. The dielectric layers having the patterned circuit and the dielectric layers having the via holes are formed first, and after the dielectric layers having the patterned circuit and the dielectric layers having the via holes are formed, they are aligned and laminated synchronously to complete the manufacture of the laminated substrate.

    Abstract translation: 由多个电介质层和彼此堆叠的多个电路层组成的层叠基板结构。 每个电介质层具有多个通孔柱，并且电路层通过通孔螺栓彼此电耦合。 本发明的层压基板结构的特征在于采用提供高可靠性和更好粘附性的嵌入式结构无地设计。 本发明还提供一种层叠基板的制造方法。 首先形成具有图案化电路的电介质层和具有通路孔的电介质层，并且在形成具有图案化电路的电介质层和具有通孔的电介质层的电介质层之后，它们被同步地对准和层压，以完成制造 层压基板。

    Printed circuit board
    142.
    发明授权
    Printed circuit board 失效
    印刷电路板

    公开(公告)号：US4661654A

    公开(公告)日：1987-04-28

    申请号：US854092

    申请日：1986-04-21

    Applicant: Jean-Paul Strobel

    Inventor： Jean-Paul Strobel

    IPC: H05K3/06 ,  H05K1/11 ,  H05K3/10 ,  H05K3/34 ,  H05K3/42 ,  H05K1/00

    CPC classification number: H05K3/427 ,  H05K1/116 ,  H05K2201/09545 ,  H05K2203/044 ,  H05K2203/0723 ,  H05K3/062 ,  H05K3/108 ,  H05K3/3468 ,  Y10T29/49165

    Abstract: The printed circuit board is produced without soldering lands around the contacting, supporting or interconnecting holes of a simple faced, double-faced or multilayer circuit.The inner wall of the hole is covered with a copper layer which extends only until the free surfaces of the naked board, i.e. levels that surface, or does not fully extend until this level. The said layer is covered with a tin-lead metallization layer which services as a soldering link element. The solder mounts towards the wire or pin of the soldered component but does not touch nor spoil the free, insulating surface of the support.One necessary condition of the making process of the board is the precise, clean, proper and sharp drilling of the holes.

    Abstract translation: 印刷电路板在简单的面对，双面或多层电路的接触，支撑或互连孔周围没有焊接区域生产。 孔的内壁被铜层覆盖，铜层仅延伸到裸板的自由表面，即表面的水平，或者不完全延伸到该水平面。 所述层被用作焊接连接元件的锡铅金属化层覆盖。 焊料朝向焊接部件的导线或销钉安装，但不会接触或破坏支撑件的自由绝缘表面。 板的制造过程的一个必要条件是孔的精确，清洁，适当和尖锐的钻孔。

    Padless plated vias having soldered wicks for multi-layer printed circuit boards
    143.
    发明授权
    Padless plated vias having soldered wicks for multi-layer printed circuit boards 失效
    无电镀通孔，用于多层印刷电路板焊锡芯

    公开(公告)号：US4556759A

    公开(公告)日：1985-12-03

    申请号：US627131

    申请日：1984-07-02

    Applicant: Ralph E. Iadarola

    Inventor： Ralph E. Iadarola

    IPC: H05K3/46 ,  H05K1/11 ,  H05K3/34 ,  H05K3/42 ,  H05K1/00

    CPC classification number: H05K1/116 ,  H05K2201/09463 ,  H05K2201/09545 ,  H05K3/3447 ,  H05K3/429

    Abstract: A multi-layer printed circuit board (21) has through holes (15-17) which are plated without conventional pads. This avoids circuit board rejections which would occur from cosmetic defects resulting from incomplete solder coverage of the pads and from pad lifting. In order to provide the through holes (15-17) with an adequate supply of solder during solder operations, wicks (45) are provided for each through hole (15-16) which is isolated from circuit traces (37, 38) on the exterior surface (33) of the printed circuit board (21). If the through hole (17) is connected to a circuit trace (38) on the exterior surface (33), then a connecting run (48) is used to provide wicking action in lieu of a tab (45).

    Abstract translation: 多层印刷电路板（21）具有通孔（15-17），其中没有常规垫片。 这避免了由于焊盘不完全的焊料覆盖和焊盘提升而导致的化妆品缺陷的电路板排除。 为了在焊接操作期间为通孔（15-17）提供足够的焊料供应，为每个通孔（15-16）提供灯芯（45），该通孔（15-16）与电路迹线（37,38）隔离， 印刷电路板（21）的外表面（33）。 如果通孔（17）连接到外表面（33）上的电路迹线（38），则连接线（48）用于提供芯吸作用以代替突片（45）。

    電子部品内蔵配線板及びその製造方法
    145.
    发明专利
    電子部品内蔵配線板及びその製造方法 审中-公开
    电子元件内置接线板及其制造方法

    公开(公告)号：JP2016076656A

    公开(公告)日：2016-05-12

    申请号：JP2014207431

    申请日：2014-10-08

    Applicant: イビデン株式会社

    Inventor： 冨川 満広 ,  野田 宏太 ,  黒田 展久 ,  森田 治彦

    IPC: H01L23/12 ,  H01G2/06 ,  H05K3/46

    CPC classification number: H05K3/4697 ,  H01G4/12 ,  H01G4/232 ,  H01G4/30 ,  H01G2/06 ,  H01L2224/16227 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2225/1058 ,  H01L23/3128 ,  H01L2924/15331 ,  H05K1/115 ,  H05K2201/09545 ,  H05K2201/09827 ,  H05K2201/10015 ,  H05K3/429 ,  H05K3/4644

    Abstract: 【課題】従来に比べて電力ロスを抑えることが可能な電子部品内蔵配線板及びその製造方法を提供する。 【解決手段】本発明の電子部品内蔵配線板10に内蔵されているMLCC17は、正負の2極の端子電極しか有しない従来のMLCCに、さらにもう1つ端子電極42を加えた3極構造になっているので、電子部品内蔵配線板10の回路上において、MLCC17が有するESL及びESRの配置の自由度が高くなると考えられる。これにより、回路に通電される電力又は信号の周波数に応じて電力ロスが低くなるようにMLCC17を接続することができると考えられる。また、本発明のMLCC17では、一般にグランドに接続される場合が多い負端子電極42A,42Cを両端に備えているので、2つの負極をグランドに接続する回路構成を容易に実現することができると考えられる。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种与现有技术相比能够抑制功率损耗的电子部件内置线路板，并提供其制造方法。解决方案：由于并入电子部件内置线路板中的MLCC17 10具有3极结构，其中一个端子电极42被添加到具有仅两个正极和负极的端电极的常规MLCC中，MLCC17中的ESL和ESR的排列的自由度增加。 因此，可以连接MLCC17，以便根据施加到电路的功率或信号的频率来降低​​功率损耗。 此外，由于MLCC17包括通常与接地连接的负端子电极42A，42C，在两端，可以容易地实现用于将两个负电极连接到地的电路。选择的图示：图1

    回路保護素子及びその製造方法
    146.
    发明专利
    回路保護素子及びその製造方法 审中-公开
    电路保护元件及其制造方法

    公开(公告)号：JP2016063229A

    公开(公告)日：2016-04-25

    申请号：JP2015180520

    申请日：2015-09-14

    Applicant: イノチップ テクノロジー シーオー エルティディー

    Inventor： パク,インギル ,  ノ,テヒョン ,  ユン,ユンホ ,  キム,ジョンテ ,  チョウ,スンホン ,  キム,ヨンタク ,  パク,ジョンピル

    IPC: H01F17/00 ,  H01F41/04

    CPC classification number: H05K3/0094 ,  H01F17/0013 ,  H01F41/041 ,  H01L23/5227 ,  H05K1/0298 ,  H05K1/115 ,  H01F2027/2809 ,  H01L2924/0002 ,  H05K2201/09545 ,  H05K2201/09781

    Abstract: 【課題】工程信頼性を向上させることができ、しかも、工程数を減らすことのできる回路保護素子及びその製造方法を提供する。 【解決手段】基板の上にめっき引込線20及びこれと接続される第1のコイルパターン10を形成するステップと、第1のコイルパターン10の上部に絶縁層を形成した後、第1のコイルパターン10の一部を露出させるビア孔を形成するステップと、めっき引込線20を介して電源を供給して第1のコイルパターン10からビア孔を埋め込むビアプラグを形成するステップと、絶縁層の上部にビアプラグと接続される第2のコイルパターン10を形成するステップと、を含む回路保護素子の製造方法。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种电路保护元件，其允许在减少步骤数的同时提高工艺可靠性，并提供其制造方法。解决方案：制造电路保护元件的方法包括形成步骤 电镀引入线20和用于与衬底连接的第一线圈图案10，在第一线圈图案10上形成绝缘层，然后形成用于暴露第一线圈图案10的一部分的通孔的步骤 用于形成从第一线圈图案10填充通孔的通孔的步骤，通过经由电镀引入线20的供电来形成通孔，以及用于形成第二线圈图案10的步骤，用于与绝缘体上方的通孔塞连接 图1

    Multilayer printed circuit board and method of manufacturing the same
    149.
    发明专利
    Multilayer printed circuit board and method of manufacturing the same 审中-公开
    多层印刷电路板及其制造方法

    公开(公告)号：JP2011077537A

    公开(公告)日：2011-04-14

    申请号：JP2010262261

    申请日：2010-11-25

    Applicant: Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

    Inventor： MOK JEE SOO ,  YOO JE GWANG ,  RYU CHANG SUP

    IPC: H05K3/46 ,  H01L23/12 ,  H05K3/06 ,  H05K3/40

    CPC classification number: H05K3/1258 ,  H01L2224/11 ,  H05K3/4069 ,  H05K3/4602 ,  H05K2201/0394 ,  H05K2201/09481 ,  H05K2201/09545 ,  H05K2201/096 ,  H05K2203/0568 ,  H05K2203/1152 ,  Y10T29/49156

    Abstract: PROBLEM TO BE SOLVED: To prevent a deflection of a substrate during and after the manufacturing thereof, and to obviate a separate PSR process by causing a support to prevent the deflection of the substrate and to have a function of a solder resist layer. SOLUTION: In a manufacturing method, a circuit pattern (56) is formed on both sides or one side of a copper-clad laminate plate, and after laminating a build-up layer (57) thereon, a solder resist layer (58) is formed on the top surface of the build-up layer (57). Thus, an insulating resin layer (50) having via holes (54) and in which a first circuit layer including the circuit pattern (56) is formed on one surface and a second circuit layer including a solder ball mounting connection pad projecting over the via hole (54) is formed, the build-up layer (57) including a number of insulating layers and a number of circuit layers formed on the first circuit layer, and the solder resist layer (58) formed on the outermost layer of the build-up layer (57) are included. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：为了防止在其制造期间和之后的基板的偏转，并且通过使支撑件防止基板的偏转并且具有阻焊层的功能而消除单独的PSR工艺 。 解决方案：在制造方法中，电路图案（56）形成在覆铜层压板的两侧或一侧上，并且在层叠叠层之后，阻焊层（ 58）形成在积层（57）的顶表面上。 因此，具有通孔（54）的绝缘树脂层（50），其中包括电路图案（56）的第一电路层形成在一个表面上，第二电路层包括在通孔上突出的焊球安装连接焊盘 形成有形成在第一电路层上的多个绝缘层和多个电路层的堆积层（57），形成在构造体的最外层的阻焊层（58） 上层（57）。 版权所有（C）2011，JPO＆INPIT

Patent Agency Ranking