公开(公告)号：FR3032845A1

公开(公告)日：2016-08-19

申请号：FR1551192

申请日：2015-02-13

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  SOCPRA SCIENCES ET GENIE SEC

Inventor： MIRSHEKARI GHOLAMREZA ,  LEVEILLE ETIENNE ,  FRECHETTE LUC G ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS

IPC: H02N2/18

Abstract: L'invention concerne un dispositif comprenant une première enceinte fermée (1) définissant une cavité ayant, parallèlement à une direction, une dimension inférieure à 5 mm ; au moins une deuxième enceinte fermée et élastiquement déformable (3) communiquant avec la première enceinte ; et un fluide (14) à plus de 90% à l'état liquide remplissant les première et deuxième enceintes, dans lequel une première portion (17) de la première enceinte est adaptée à être en contact avec une source chaude (15) de température supérieure à la température de vaporisation du fluide, et au moins une deuxième portion (21) de la première enceinte, voisine de la première portion, est adaptée à être en contact avec une source froide (19) de température inférieure à la température de condensation du fluide.

公开(公告)号：FR3028351A1

公开(公告)日：2016-05-13

申请号：FR1460877

申请日：2014-11-12

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： DRAY ALEXANDRE ,  JOSSE EMMANUEL

IPC: H01L27/02 ,  H01L27/088

Abstract: Le circuit intégré comprend au moins une cellule intégrée (CEL) disposée à un emplacement (EMP) du circuit intégré, ladite au moins une cellule comportant deux premiers dispositifs intégrés (DV1, DV2) connectés à au moins un endroit (A) de la cellule par l'intermédiaire d'un multiplexeur (MUX) et respectivement orientés selon deux directions d'orientation différentes (D1, D2), seul le premier dispositif orienté selon l'une de ces directions d'orientation étant utilisable, et des moyens de commande (1) configurés pour détecter celle des directions d'orientation qui, compte tenu de la disposition de la cellule audit emplacement, permet au premier dispositif correspondant d'être utilisable et pour commander le multiplexeur (MUX) de façon à effectivement connecter électriquement audit au moins un endroit ledit premier dispositif utilisable.

公开(公告)号：FR3092699A1

公开(公告)日：2020-08-14

申请号：FR1901379

申请日：2019-02-12

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： GUITARD NICOLAS

IPC: H01L27/02 ,  H01L21/332 ,  H01L27/102

Abstract: Dispositif semiconducteur de thyristor (THY) comportant une région d’anode (P1), une première région de base (N1) et une deuxième région de base (P2) ayant des types de conductivité opposés, et une région de cathode (N2), toutes superposées le long d’un axe vertical (Zi). Figure de l’abrégé : figure 2

公开(公告)号：FR3044431B1

公开(公告)日：2018-01-05

申请号：FR1561454

申请日：2015-11-27

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： GIRARD DESPROLET ROMAIN ,  LHOSTIS SANDRINE ,  BOUTAMI SALIM

IPC: G02F1/01

公开(公告)号：FR3051561A1

公开(公告)日：2017-11-24

申请号：FR1654523

申请日：2016-05-20

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： BOEUF FREDERIC ,  BAUDOT CHARLES

IPC: G02B6/10 ,  G02B6/122 ,  G02B6/24

Abstract: Structure intégrée photonique tridimensionnelle comprenant un premier substrat semi-conducteur (22) incorporant au moins un premier guide d'ondes (24), un deuxième substrat semi-conducteur (32) incorporant au moins un deuxième guide d'ondes (34), et au moins une région intermédiaire (INT) située entre les deux substrats et comportant au moins une couche diélectrique (23), le deuxième substrat (3) comportant au moins un coupleur optique (36) configuré pour recevoir un signal lumineux (L1), et le premier substrat (2) et ladite au moins une couche diélectrique (23) comportant un élément réflecteur (26) situé en dessous et en regard dudit au moins un coupleur à réseau (36) et apte à réfléchir au moins une partie dudit signal lumineux (L1).

公开(公告)号：FR3050341A1

公开(公告)日：2017-10-20

申请号：FR1653409

申请日：2016-04-18

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： CLERC SYLVAIN

IPC: H03K5/153 ,  G01R31/3181 ,  G06F1/12 ,  H03K5/156 ,  H03K5/19

Abstract: Le dispositif (DIS) de surveillance d'un chemin critique (CC) d'un circuit intégré (CIN), comprend une réplique du chemin critique (RCC) comportant au moins deux éléments séquentiels (ES1, ES2) mutuellement séparés par des moyens de retard programmables (MRP) à l'aide d'au moins un multiplexeur principal (MUXP1), des moyens de commande (MC) configurés pour commander ledit au moins un multiplexeur principal (MUXP1 à MUXP4) et un module de séquencement (MS) configuré pour séquencer chaque élément séquentiel (ES1, ES2) à partir d'un signal d'horloge principal (CLK). Le module de séquencement (MS) est configuré pour délivrer à partir du signal d'horloge principal (CLK) respectivement auxdits au moins deux éléments séquentiels (ES1, ES2), deux signaux d'horloge secondaires (SHS1, SHS2) mutuellement temporellement décalés de façon à prendre en compte au moins un temps de propagation inhérent audit au moins un multiplexeur principal (MUXP1 à MUXP4).

公开(公告)号：FR3041116B1

公开(公告)日：2017-10-13

申请号：FR1558669

申请日：2015-09-16

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： BAUDOT CHARLES ,  DOUIX MAURIN FELICIEN ,  BOEUF FREDERIC ,  CREMER SEBASTIEN

IPC: G02F1/025

公开(公告)号：FR3049389A1

公开(公告)日：2017-09-29

申请号：FR1652441

申请日：2016-03-22

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： ROY FRANCOIS

IPC: H01L27/146

Abstract: L'invention concerne un pixel (71) comprenant une couche semiconductrice (33) ; une zone d'accumulation de charges (35) s'étendant dans la couche semiconductrice ; un transistor (45) dont une région de source ou de drain (41) pénètre dans ladite couche sur une première profondeur ; un mur d'isolement (49) pénétrant dans ladite couche à partir de sa face supérieure et contenant un conducteur (15) isolé (17) relié à un noeud d'application d'un potentiel (CTRL1, CTRL2), le mur comportant au moins une partie (49B,) munie d'un bouchon isolant profond (73) pénétrant dans le conducteur sur une deuxième profondeur supérieure à la première profondeur ; et une portion (49) continue du mur délimitant latéralement au moins partiellement la zone d'accumulation de charges (35), et comprenant une partie (49B) de mur à bouchon profond (73) délimitant latéralement au moins partiellement la région de source ou de drain (41) dudit transistor (45).

公开(公告)号：FR3045937A1

公开(公告)日：2017-06-23

申请号：FR1562956

申请日：2015-12-21

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： JIMENEZ JEAN

IPC: H01L21/77 ,  H01L27/06 ,  H01L29/772

Abstract: Le procédé de fabrication d'un circuit intégré (CI) du type BiCMOS selon l'invention comprend une réalisation d'au moins un transistor à effet de champ à jonction vertical (T1) comportant une formation d'une zone de canal (ZC) ayant une dimension critique de surface active (D) contrôlée par photolithographie.

公开(公告)号：DE102016109652A1

公开(公告)日：2017-06-22

申请号：DE102016109652

申请日：2016-05-25

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： AYRES ALEXANDRE ,  BOROT BERTRAND

IPC: H01L25/065 ,  H01L21/768 ,  H01L23/522

Abstract: Eine dreidimensionale integrierte Struktur mit mindestens einem ersten Substrat (S1, S3, S5), das erste Komponenten (1) umfasst, die in mindestens einer ersten Richtung (D1) orientiert sind, einem zweiten Substrat (S2, S4, S6), das zweite Komponenten (1) umfasst, die in mindestens einer zweiten Richtung (D2) orientiert sind, und mindestens einer Zusammenschaltungsebene (B1, B2, B3, B3, B) mit elektrisch leitfähigen Leitungen (21, 22), die sich in mindestens einer dritten Richtung (D3) erstrecken, wobei die zweite Richtung (D2) und/oder die dritte Richtung (D3) einen nicht rechten und von null verschiedenen Winkel mit der ersten Richtung (D1) bilden, so dass zwei Punkte (4, 5, 16, 17, 19, 20) der ersten oder der zweiten Komponenten durch eine erste elektrische Verbindung (3, 11, 14, 15, 18), umfassend mindestens eine der elektrisch leitfähigen Leitungen, verbunden sind.