-
-
公开(公告)号：KR1019970002783B1
公开(公告)日：1997-03-10
申请号：KR1019930030886
申请日：1993-12-29
Applicant: 한국전자통신연구원
IPC: H04L12/40
Abstract: A two steps bus mediator having a counter per the group unit comprising the node and each comparator in the appropriate node. In case that the output of mediator address is same the output of counter, the transmission opportunity is given.
Abstract translation: 具有每个组单元的计数器的两步总线中介器包括节点和适当节点中的每个比较器。 如果调解器地址的输出与计数器的输出相同，则给出传输机会。
-
-
-
-
Patent Agency Ranking
-
公开(公告)号：KR1019960014173B1
公开(公告)日：1996-10-14
申请号：KR1019930016053
申请日：1993-08-18
Applicant: 한국전자통신연구원
IPC: G06F15/00
Abstract: a high processor matching means(101) to communicate data with a high processor; a 20ms synchronizing signal matching/selecting and related signal generating means(108) generating a synchronizing reference clock, a watchdog alarm signal, a timer signal, a transmission synchronizing signal and audio processing transmission clock signal; a PCM matching means(106); a general processor and peripheral means(102); two single-chip processors and peripheral means(104,110); a HDLC processing means(111) receiving/transmitting HDLC data; two common memory means(103,109); an audio processing device matching means(112); and a reset, alarm and operating state displaying means(113) generating reset signal and alarm signal and displaying the operating state by LED.
Abstract translation: 高处理器匹配装置（101），用于与高处理器通信数据; 产生同步参考时钟的20ms同步信号匹配/选择和相关信号产生装置（108），看门狗报警信号，定时器信号，传输同步信号和音频处理传输时钟信号; PCM匹配装置（106）; 通用处理器和外围设备（102）; 两个单芯片处理器和外设（104,110）; HDLC处理装置（111）接收/发送HDLC数据; 两个公共存储装置（103,109）; 音频处理装置匹配装置（112）; 以及复位，报警和操作状态显示装置（113）产生复位信号和报警信号，并通过LED显示操作状态。
-
公开(公告)号：KR1019960013265B1
公开(公告)日：1996-10-02
申请号：KR1019930029393
申请日：1993-12-23
IPC: H04M3/00
Abstract: The apparatus presented features to carry out all the process at the master exchange office in case of normal condition, use temporary storage in case of abnormal link condition and send the information back to the memory of the master exchange office for processing. The apparatus comprises a transmission and reception data circuit, PCM transmision and reception circuit, transmission and reception interface circuit, clock generating circuit, warning data store and retrieve circuit, maintenance information control circuit, interprocess communication network interface circuit, control processor interface circuit, and slip control circuit.
Abstract translation: 该装置提出了在正常情况下在主交换局执行所有过程的功能，在异常链路状态下使用临时存储，并将信息发送回主交换局的存储器进行处理。 该装置包括发送和接收数据电路，PCM传输和接收电路，发送和接收接口电路，时钟发生电路，警告数据存储和检索电路，维护信息控制电路，进程间通信网络接口电路，控制处理器接口电路和 滑差控制电路。
-
公开(公告)号：KR1019960027791A
公开(公告)日：1996-07-22
申请号：KR1019940035481
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/44
Abstract: 본 발명은 CDMA 이동통신 셀프루팅 네트워크 노드에서의 멀티캐스팅 통신 경로 제어방법에 관한 것으로 특히, 수신된 프레임의 첫 번째 어드레스의 바이트가 소정값으로 세팅되어 있고 멀티캐스팅 제어 어드레스 애트리뷰트 바이트의 비트중적어도 한 비트이상 세트되어 있는지를 검사하는 제1과정과, 상기 제1과정의 검사조건에 만족하는 경우 멀티캐스팅 통신프레임 플래그를 세트시키고 만약 상기 조건이 만족되지 못하면 상기 통신 프레임 플래그를 리세트 시키는 제2과정과,상기 제2과정이후 프레임 어드레스의 두 번째 바이트 중 상위 4비트와 노드 내부의 멀티캐스팅 제어 어드레스 애트리뷰트의 상위 4비트를 각 위치의 비트별로 비교한 후 비교결과 임의의 한 비트라도 동일한 대응 비트가 존재하면 멀티캐스팅 통신 네트워크 플래그를 세트시키 는 제3과정 및 상기 제2과정이후 프레임 어드레스의 두 번째 바이트중 상위 4비트와노드 내부의 멀티캐스팅 제어 어드레스 애트리뷰트의 상위 4비트를 각 위치의 비트별로 비교한 후 비교결과 대응하는 4비트 모두가 상이할 경우에는 상기 멀티케스팅 통신 네트워크 플래그를 리세트 시키는 제4과정을 포함하는 멀티캐스팅통신용 플래그인 멀티캐스팅 통신 프래임 플래그와 멀티캐스팅 통신 네트워크 플래그 생성 과정후의 멀티캐스팅 통신경로제어방법을 제공하면, 메시지 프레임의 멀티캐스팅 그룹 어드레스와 노드 자신이 가지고 있는 멀티캐스팅 제어 어드레스 애트리뷰트를 경로제어에 이용함으로써 다양한 토플로지의 네트워크 구조하에서도 그룹 멀티캐스팅 통신용 메시지 프레임에 대한 셀프루팅이 가능한 효과가 있다.
-
公开(公告)号：KR1019960025021A
公开(公告)日：1996-07-20
申请号：KR1019940036364
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/08
Abstract: 본 발명은 프레임 동기 회로에 관한 것으로 특히, 카운터를 이용한 슬루어블(Slewable) 및 스태거링(Staggering) 프레임 동기 회로에 관한 것이다.
본 발명은 시스템의 지연을 보상하기 위한 슬루어블 카운터(12), 및 TSB의 보코더에서 트래픽 데이타가 집중되는 것을 분산시키기 위한 스태거링 카운터(14)로 구성되는 것을 특징으로 하여, 슬루어블 및 스태거링 프레임 동기를 위한 별도의 명령을 셀렉터에서 보코더로 보낼 필요가 없으며, 현 시스템에서 구현되지 않는 스태거링 프레임 동기의 구현도 용이하고, 보코더의 송수신을 위한 타이밍 계산을 대신 해 줌으로서 보코더의 효율을 올릴 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
254
records
(took 0.023 seconds)
