公开(公告)号：MX347774B

公开(公告)日：2017-05-12

申请号：MX2014015351

申请日：2012-11-26

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN

IPC: G06F9/38 ,  G06F9/30 ,  G06F9/46 ,  G06F9/48

Abstract: Una instrucción de comienzo de la traducción empieza la ejecución de una transacción e incluye una máscara para guardar el registro general que tiene bits, que cuando se establecen, indican los registros a ser guardados en el evento de que una transacción se aborte. Al inicio de la transacción, el contenido delos registros se guardan en la memoria no accesible al programa, y si la transacción se aborta, el contenido guardado se copia en los registros.

公开(公告)号：MX347773B

公开(公告)日：2017-05-12

申请号：MX2014015288

申请日：2013-06-12

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ROGERS ROBERT ,  JACOBI CHRISTIAN

IPC: G06F9/38 ,  G06F7/00 ,  G06F9/30 ,  G06F9/46 ,  G06F17/00

Abstract: La ejecución de instrucciones en un medio ambiente transaccional es controlada selectivamente. Una instrucción de comienzo de transacción inicia una transacción e incluye controles que indican selectivamente si ciertos tipos de instrucciones son permitidas a ejecutarse en la transacción. Los controles incluyen uno o más de un control de permitir modificación de registro de acceso y un control de permitir operación de punto flotante.

公开(公告)号：MX346496B

公开(公告)日：2017-03-22

申请号：MX2014010947

申请日：2012-11-15

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  SCHWARZ ERIC MARK ,  BRADBURY JONATHAN DAVID ,  GSCHWIND MICHAEL KARL ,  JACOBI CHRISTIAN

IPC: G06F9/34 ,  G06F9/30 ,  G11C11/00

Abstract: Se provee una instrucción del conteo de carga a frontera de bloque que provee una distancia de una dirección de memoria especificada a una frontera de memoria especificada. La frontera de memoria es una frontera que no es cruzada en la carga de datos. La frontera puede ser especificada de una diversidad de maneras, incluyendo pero limitado a un valor variable en el texto de instrucción, un valor de texto de instrucción fijo codificado en el código de operación o una frontera a base de registro o puede ser determinada dinámicamente.

公开(公告)号：AU2015357677A1

公开(公告)日：2017-03-09

申请号：AU2015357677

申请日：2015-10-30

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  GSCHWIND MICHAEL KARL

IPC: G06F9/30 ,  G06F9/38

Abstract: A method for accessing data in a memory coupled to a processor comprising: receiving a memory reference instruction for accessing data of a first size at an address in the memory; determining an alignment size of the address in the memory; and accessing the data of the first size in one or more groups of data by accessing each group of data block concurrently. The groups of data have sizes that are multiples of the alignment size.

公开(公告)号：AU2015340844A1

公开(公告)日：2017-03-09

申请号：AU2015340844

申请日：2015-10-21

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  ALEXANDER KHARY JASON ,  BUSABA FADI YUSUF ,  FARRELL MARK ,  RELL JR JOHN GILBERT

IPC: G06F9/30

Abstract: Execution of threads in a processor core is controlled. The processor core supports simultaneous multi-threading (SMT) such that there can be effectively multiple logical central processing units (CPUs) operating simultaneously on the same physical processor hardware. Each of these logical CPUs is considered a thread. In such a multi-threading environment, it may be desirous for one thread to stop other threads on the processor core from executing. This may be in response to running a critical sequence or other sequence that needs the processor core resources or is manipulating processor core resources in a way that other threads would interfere with its execution.

公开(公告)号：DE112015000203T5

公开(公告)日：2016-09-01

申请号：DE112015000203

申请日：2015-02-23

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SCHMIDT DONALD WILLIAM ,  MITRAN MARCEL ,  GAINEY CHARLES JR

IPC: G06F9/52 ,  G06F9/30 ,  G06F9/38 ,  G06F9/455

Abstract: Bereitgestellt wird eine Verzögerungseinrichtung, in der eine Programmausführung verzögert werden kann, bis ein vordefiniertes Ereignis eintritt, z. B. bis ein Vergleich von Arbeitsspeicherpositionen eine wahre Bedingung ergibt, eine Zeitüberschreitung erreicht wird, eine Unterbrechung ausgesetzt wird oder eine andere Bedingung gegeben ist. Die Verzögerungseinrichtung beinhaltet einen oder mehrere „Compare and Delay”-Maschinenbefehle, mit denen eine Ausführung verzögert wird. Der eine oder die mehreren „Compare and Delay”-Befehle können einen 32-Bit-„Compare and Delay”-Befehl (CAD-Befehl) und einen 64-Bit-„Compare and Delay”-Befehl (CADG-Befehl) beinhalten.

公开(公告)号：CY1114228T1

公开(公告)日：2016-08-31

申请号：CY131100390

申请日：2013-05-16

Applicant: IBM

Inventor： GREINER DAN ,  GAINEY CHARLES JR ,  HELLER LISA ,  OSISEK DAMIAN ,  PFEFFER ERWIN ,  SLEGEL TIMOTHY ,  WEBB CHARLES

IPC: G06F12/14 ,  G06F12/10

Abstract: Παρέχεταιμέσοβελτιωμένηςδυναμικήςμετάφρασηςδιευθύνσεων. Σεμιαυλοποίηση, αρχικάλαμβάνεταιμιαιδεατήδιεύθυνσηπουπρόκειταιναμεταφραστείκαιμιααρχικήδιεύθυνσηπροέλευσηςενόςπίνακαμετάφρασηςτηςιεραρχίαςτωνπινάκωνμετάφρασης. Βάσειτηςλαμβανόμενηςαρχικήςπροέλευσηςλαμβάνεταιμιακαταχώρησηπίνακατμημάτων. Ηκαταχώρησηπίνακατμημάτωνδιαμορφώνεταιώστεναπεριέχειπεδίοελέγχουμορφοτύπουκαιπεδίοεγκυρότηταςπρόσβασης. Εάνταπεδίαελέγχουμορφοτύπουκαιεγκυρότηταςπρόσβασηςείναιενεργοποιημένα, ηκαταχώρησηπίνακατμημάτωνπεριέχειεπίσηςπεδίοελέγχουπρόσβασης, πεδίοπροστασίαςαπόμετάκλησηκαιαπόλυτηδιεύθυνσηπλαισίουτμήματος. ΟιλειτουργίεςαποθήκευσηςεπιτρέπονταιμόνοεάντοπεδίοελέγχουπρόσβασηςταυτίζεταιμεκλειδίπρόσβασηςπρογράμματοςπουπαρέχεταιαπόΛέξηΚατάστασηςΠρογράμματοςή απότελεστήεντολήςπρογράμματοςπουεκτελείται. Οιλειτουργίεςμετάκλησηςεπιτρέπονταιεάντοκλειδίπρόσβασηςπρογράμματοςπουσυσχετίζεταιμετηνιδεατήδιεύθυνσηείναιίσομετοπεδίοελέγχουπρόσβασηςτμήματος.

公开(公告)号：AU2013276800B2

公开(公告)日：2016-08-18

申请号：AU2013276800

申请日：2013-05-03

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

IPC: G06F11/36 ,  G06F9/46

Abstract: Task specific diagnostic controls are provided to facilitate the debugging of certain types of abort conditions. The diagnostic controls may be set to cause transactions to be selectively aborted, allowing a transaction to drive its abort handler routine for testing purposes. The controls include, for instance, a transaction diagnostic scope and a transaction diagnostic control. The transaction diagnostic scope indicates when the transaction diagnostic control is to be applied, and the transaction diagnostic control indicates whether transactions are to selectively aborted.

公开(公告)号：AU2012382778B2

公开(公告)日：2016-08-18

申请号：AU2012382778

申请日：2012-11-26

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

IPC: G06F13/40 ,  G06F9/308 ,  G06F9/312

Abstract: A transaction begin instruction begins execution of a transaction and includes a general register save mask having bits, that when set, indicate registers to be saved in the event the transaction is aborted. At the beginning of the transaction, contents of the registers are saved in memory not accessible to the program, and if the transaction is aborted, the saved contents are copied to the registers.

公开(公告)号：AU2015238632A1

公开(公告)日：2016-08-04

申请号：AU2015238632

申请日：2015-03-19

Applicant: IBM

Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN LEO ,  SCHMIDT DONALD WILLIAM ,  BUSABA FADI YUSUF ,  KUBALA JEFFREY PAUL ,  BRADBURY JONATHAN DAVID ,  HELLER LISA CRANTON ,  SLEGEL TIMOTHY ,  GAINEY JR CHARLES ,  JACOBI CHRISTIAN

IPC: G06F9/50 ,  G06F9/38

Abstract: Embodiments relate to dynamic enablement of multithreading. According to an aspect, a computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread, and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. The computer system also includes a multithreading facility configured to control the configuration to perform a method. The method includes executing in the primary thread in the ST mode, an MT mode setting instruction. A number of threads requested is obtained from a location specified by the MT mode setting instruction. Based on determining that the number of threads requested indicates multiple threads, the MT mode is enabled to execute the multiple threads including the primary thread and the one or more secondary threads.