-
公开(公告)号：KR100275524B1
公开(公告)日：2000-12-15
申请号：KR1019970038669
申请日：1997-08-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: PURPOSE: A field emission display manufacturing method using silicide process is provided to make an array vacuum packaging on a glass panel and make a large area flat display panel cheaply by making an emitter tip sharply and forming an emitter tip on the glass panel. CONSTITUTION: A silicon series thin film is formed for emitter on a substrate(401). A mask pattern is formed on the silicon series thin film. The silicon series thin film is etched in a designated thickness in order to form a neck part of an emitter tip, and then the mask pattern is removed. A high melting point metal film is formed for silicide on the silicon series thin film which the neck part of the emitter tip is formed with. The metal film is formed as the silicide film reacting the silicon series thin film and the metal film by heat treatment in order to form the neck part of the emitter tip of the silicon series thin film sharply. A silicide film is removed.
Abstract translation: 目的：提供一种使用硅化物处理的场致发射显示器制造方法，通过在玻璃面板上形成发射极尖端，在玻璃面板上形成发射极尖端，在玻璃面板上进行阵列式真空包装，廉价地制造大面积平面显示面板。 构成：在衬底（401）上形成用于发射极的硅系薄膜。 在硅系列薄膜上形成掩模图案。 以指定的厚度蚀刻硅系列薄膜，以形成发射极尖端的颈部，然后去除掩模图案。 在硅系列薄膜上形成用于硅化物的高熔点金属膜，其中形成有发射极尖端的颈部。 金属膜形成为通过热处理使硅系列薄膜和金属膜反应的硅化物膜，以形成硅系列薄膜的发射极尖端的颈部。 去除硅化物膜。
-
公开(公告)号：KR100250487B1
公开(公告)日：2000-04-01
申请号：KR1019970060287
申请日：1997-11-15
Applicant: 한국전자통신연구원
IPC: H01J17/48
Abstract: PURPOSE: A method for manufacturing a tip of a field emission component is provided to realize a tip in an electric field emission component with a low work function. CONSTITUTION: In a method for manufacturing a tip of an electric field emission component, a metal conductive board(21), a tip(22) and a transition metal(23A) are included. The tip(22) of the conic type is formed by using the E-beam evaporation on the metal conductive board(21) as molybdenum(Mo). The transition metal(23A) is layed on the upper part of the formed tip(22). In the transition metal(23A), titanium(Ti), tantalum(Ta) and zirconium(Zr) are included. The work-function of titanium(Ti) is 4.0 eV and that of tantalum(Ta) is 4.12 eV and that of zirconium(Zr) is 3.9 eV and they are high values, which don't have much difference from silicon of 4.5 eV.
Abstract translation: 目的：提供一种用于制造场致发射部件的尖端的方法，以实现具有低功函数的电场发射部件中的尖端。 构成：在制造电场发射部件的尖端的方法中，包括金属导电板（21），尖端（22）和过渡金属（23A）。 圆锥型的尖端（22）通过使用金属导电板（21）上的电子束蒸发作为钼（Mo）形成。 过渡金属（23A）被放置在所形成的尖端（22）的上部。 在过渡金属（23A）中，包括钛（Ti），钽（Ta）和锆（Zr）。 钛（Ti）的功函数为4.0eV，钽（Ta）的功函数为4.12eV，锆（Zr）的功函数为3.9eV，与硅的4.5eV无差异 。
-
公开(公告)号：KR100216544B1
公开(公告)日：1999-08-16
申请号：KR1019950049253
申请日：1995-12-13
Applicant: 한국전자통신연구원
IPC: H01L29/00
Abstract: 본 발명은 안트퓨즈 소자의 제조방법에 관한 것으로, 특히 활성층형성용 금속의 전기적 특성을 향상시켜 저 전압에서도 프로그래밍이 가능하도록 하는데 적합하도록 한 안티퓨즈 소자의 제조방법에 관한 것이다.
상술한 본 발명은 활성층(23)으로서 Si1-
x Ge
x 을 형성하고 접촉창(30, 31)에 의해 토출된 활성층(23) 표면에 TEOS 막을 형성하며, 이 TEOS 막의 표면에 전극을 형성한 구조로 제조하여 균일한 절연파괴전압과 낮은 절연파괴전압을 실현함으로써 프로그래밍의 신뢰성이 증대된다.-
公开(公告)号：KR1019990042167A
公开(公告)日：1999-06-15
申请号：KR1019970062890
申请日：1997-11-25
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 삼극형 전계 방출 소자의 제조 방법에 관한 것으로 특히, 트랜스퍼 몰드 방법으로 에미터 팁과 높이가 일치되도록 게이트 전극을 미리 형성하는 방법에 관한 것이다.
종래의 트랜스퍼 몰드 방법에 의한 전계 방출 소자의 제조 방법에서는 게이트 전극을 미리 만들지 않거나, 만들더라도 게이트 전극과 에미터 팁끝의 높이를 일치시키지 못하는 문제점이 발생한다.
본 발명에서는 게이트 전극을 미리 형성시키고 게이트 절연막을 제어하여 에미터 팁을 형성시키는 트랜스퍼 몰드 방법으로 전계 방출 소자를 제조하므로, 게이트 전극과 에미터 팁 끝의 높이를 일치시킬 수 있으며, 높이 대 폭의 비율이 높은 팁을 제조할 수 있어서 팁과 게이트를 근접 시키면서 게이트와 캐소드 간의 간격은 멀리 하여 게이트 캐소드 간의 누설 전류가 작은 구조를 형성 시킬 수 있다.-
公开(公告)号：KR1019980050943A
公开(公告)日：1998-09-15
申请号：KR1019960069791
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전자 방출 디스플레이에 관한 것으로, 하나의 절연성 기판 위에 화소 어레이와 스캔 및 데이터 구동회로가 집적화되어 있는 전계 에미터 패널을 제공하여, 고화질 및 고밀도의 전계 방출 디스플레이를 저가격으로 제조 가능하도록 하고자한다. 본 발명에서는 상기 화소 어레이의 전계방출소자를 절연성 기판 위에 형성된 실리콘 전계방출소자로 구성함으로써, 상기 스캔 구동 회로 및 데이터 구동 회로의 기본 회로로 사용되는 상보형 다결정 실리콘 박막 트랜지스터를 상기 화소 어레이가 형성되어 있는 기판에 쉽게 집적화 시킬 수 있다. 또한, 상기 화소 어레이의 각 화소에 하나의 고전압 박막 트랜지스터를 부착시키고, 디스플레이의 신호를 상기 고전압 박막 트랜지스터를 통해 인가함으로써 상기 스캔 및 데이터 구동 회로의 저전압화가 가능하고, 아울러 고전압이 아닌 통상의 구동 전압에서 고속으로 동작하는 상보형 다결정 박막 트랜지스터로 상기 스캔 및 데이터 구동 회로를 보다 쉽게 구현할 수 있다
-
Patent Agency Ranking
公开(公告)号：KR1019960026967A
公开(公告)日：1996-07-22
申请号：KR1019940036339
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 전기적 특성을 향상시킨 새로운 구조의 박막 트랜지스터 및 이를 구현하기 위한 제조 방법에 관한 것으로서, 결정 실리콘(20)과 다결정 실리콘 저마늄(21)은 화학기상증착법을 이용하여 비정실 실리콘 박막(201), 비정실 실리콘 저마늄 박막(211), 비정실 실리콘 박막(202)을 순차적으로 증착한 후 600℃ 이하의 온도에서 전기로 열처리에 의한 고상결정화나, 600℃ 이상의 온도에서 급속 열처리로 결정핵을 생성한 후 600℃ 이하의 전기로에서 결정립을 성장시키는 공정에 의해 제조된다.
-
-
公开(公告)号：KR1019950021264A
公开(公告)日：1995-07-26
申请号：KR1019930028483
申请日：1993-12-18
Applicant: 한국전자통신연구원
IPC: H01L21/316 , H01L21/31
Abstract: 본 발명은 반도체 장치의 제조에 있어서 웨이퍼상에 게이트산화막을 형성하는 방법에 관한 것으로서, 그 방법은 상기 실리콘웨이퍼(10)상에 고압산화성장법으로 제1산화막(20)을 성장하는 산화막성장공정과; 상기 제1산화막(20)상에 산화막증착법으로 제2산화막(30)을 증착하는 산화막증착공정을 포함하는 것을 특징한다. 이로써, 실리콘웨이퍼와 산화막사이의 계면특성이 좋은 소자를 제조할 수 있다.
-
公开(公告)号：KR1019950020985A
公开(公告)日：1995-07-26
申请号：KR1019930028692
申请日：1993-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 박막 트랜지스터용 다결정 실리콘 제조방법에 관한 것으로서, 종래에 열처리 시간이 길고, 결정립 크기의 균일도가 나쁜 문제점을 해결하기 위하여, 본 발명에서는 유리기판(1) 위에 홈을 형성하는 공정(A)과, 상기 기판(1)위에 열처리에 의해서 다결정 실리콘(3)을 형성하는 공정(B)과, 상기 다결정 실리콘(3)을 소정모양으로 만드는 공정(C)를 제공함으로써, 고성능의 트랜지스터를 제작할수 있고, 균일한 특성을 가진 작은 크기의 트랜지스터도 쉽게 제작할 수 있다.
-
公开(公告)号：KR1019940016466A
公开(公告)日：1994-07-23
申请号：KR1019920025020
申请日：1992-12-22
IPC: H01L21/335
Abstract: 본 발명은 얕은 접합 형성용으로 추가증착된 규소층을 사용하여 유효접합깊이가 100nm이하인 얕은 접합의 소오스/드레인을 갖는 반도체장치를 제조하는 방법에 관한 것으로, 웨이퍼 전면에 얕은 접합 형성용 다결정 규소막(7)을 약 20-300nm정도 증착하고, 500-900℃정도의 온도에서 열처리하여 얕은 접합 형성용 다결정 규소막을 고상 에픽성장으로 결정화시키고 포토레지스터(8)을 웨이퍼 전면에 도포한 후, 식각하여, 소오드/드레인 영역의 레지스터(8-1)만 남기고 나머지는 모두 제거한 다음, 에치백 공정으로 추가증착 규소 중활성화 영역의 규소막(7-1)만 남기고 나머지는 모두 제거하며, 불순물을 소오스/드레인 영역에 이온주입하여 n+소오스/드레인 접합(9)을 형성한 다음, 급속 열처리나 전기로를 사용하여 고온 활성화하는 것이 특징이다.
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.021 seconds)
