-
公开(公告)号：KR101917829B1
公开(公告)日：2018-11-12
申请号：KR1020170163178
申请日：2017-11-30
Applicant: 고려대학교 산학협력단
Abstract: 체크-변수상호정보량산출부가, 복수의체크노드(check node) 각각으로부터복수의체크노드각각에연결된복수의변수노드(variable node) 각각으로전파되는메시지의상호정보량인체크-변수상호정보량을각각산출하는단계, 변수-체크상호정보량산출부가, 체크-변수상호정보량에기초하여복수의변수노드각각으로부터복수의변수노드각각에연결된복수의체크노드각각으로전파되는메시지의상호정보량인변수-체크상호정보량을각각산출하는단계및 연산순서결정부가, 변수-체크상호정보량의총합인전체상호정보량을복수의변수노드별로산출하고, 복수의변수노드중 전체상호정보량이가장큰 타입의변수노드를다음연산순서로결정하는단계를포함하는, LDPC 부호의셔플복호를위한복호순서결정방법및 이를위한장치에관한것이다.
-
公开(公告)号：KR101884062B1
公开(公告)日：2018-07-31
申请号：KR1020160082482
申请日：2016-06-30
Applicant: 고려대학교 산학협력단
CPC classification number: C04B35/565 , B23K26/0006 , B23K26/0622 , B23K26/123 , B23K26/126 , B23K26/359 , B23K2103/30 , C04B35/5611 , C04B35/5626 , C04B35/563 , C04B41/0036 , C04B41/009 , C04B41/5001 , C04B41/85 , C04B41/91 , C04B2111/00344 , C04B35/56 , C04B41/4519 , C04B41/4556 , C04B41/4572
Abstract: 본발명은탄화물세라믹스의표면에딤플형태의패턴을형성한후에탄소막을형성함으로써내마모성, 기재와의밀착력및 마찰특성등이향상된탄소막을제조하는방법및 이에의해제조된탄소막에관한것이다. 본발명에따라제조된딤플패턴을포함하는탄소막은고분자물질의코팅혹은탄소계열물질의코팅과같이다양한분야에적용이가능하며, 특히우수한기계적특성이요구되는슬라이딩부품, 기계밀봉(mechanical seal), 피스톤링 및압축기의베인과같은기계부품의코팅에유용하게사용될수 있다.
-
公开(公告)号：KR101015122B1
公开(公告)日：2011-02-16
申请号：KR1020090044090
申请日：2009-05-20
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 패리티 보존형 가역 논리 게이트, 이를 이용한 TG 게이트 및 풀애더에 관한 것으로서 입력값이 a,b,c인 경우, 출력값이 P= , Q= , R=b이고, 을 만족하는 것을 특징으로 하며, 기존의 TG 게이트와 풀애더보다 적은 논리적 연산량, 클럭 주기 및 garbage 입/출력 값을 요구하는 TG 게이트 및 풀애더를 제공할 수 있다. 또한 기존의 TG 게이트와 풀애더에 사용되는 게이트보다 적은 게이트를 이용하기 때문에 발생하는 열이 적으므로 컴퓨터에 사이즈를 소형화할 수 있다.
-
公开(公告)号：KR100991713B1
公开(公告)日：2010-11-04
申请号：KR1020080118386
申请日：2008-11-26
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
Abstract: 본 발명은 AES 암호 시스템의 마스킹 기술에 관한 것이며, 본 발명에 따른 마스킹을 이용한 AES 역원 연산 장치는 복합체 GF(((2
2 )
2 )
2 ) 상의 원소(A)에 대해 제1 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 출력값을 생성하는 마스킹 필드변환부; 상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값에 대해 제2 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 인버젼(inversion) 연산값을 생성하는 마스킹 인버젼 연산부; 및 상기 마스킹 인버젼 연산부의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF((2
2 )
2 ) 상의 곱셈 및 배타적논리합 연산과 필드 변환(field conversion)을 이용하여 상기 원소(A)에 대응하는 복합체 GF(((2
2 )
2 )
2 ) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 마스킹 필드역변환부를 포함하여, 차분전력분석에 강인하면서도 하드웨어 효율 및 연산 속도를 개선한다는 이점을 제공한다.-
公开(公告)号：KR1020100059571A
公开(公告)日：2010-06-04
申请号：KR1020080118386
申请日：2008-11-26
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
Abstract: PURPOSE: An AES inversion arithmetic device and method using masking, and an AES cryptosystem using the same, are provided to reduce the amount of overlapped multiplication by using a masking inversion arithmetic method on top of a composite. CONSTITUTION: A masking field converter(910) generates the addition-masked output value on a subfield GF((2^2)^2) in relation to an element(A) on the composite GF(((2^2)^2)^2) by using first masking data. A masking inversion arithmetic unit(920) generates the addition-masked inversion arithmetic value on the subfield GF((2^2)^2) in relation to the addition-masked output value of the masking field converter by using second masking data. A masking field inverting unit(930), in relation to the addition-masked inversion arithmetic value of the masking inversion arithmetic unit, produces the addition-masked inversion arithmetic result on the composite GF(((2^2)^2)^2) corresponding to the element by using field conversion, an exclusive OR operation, and a multiplication operation on the subfield GF((2^2)^2).
Abstract translation: 目的：提供一种使用掩蔽的AES反演算术装置和方法，以及使用其的AES密码系统，以便通过在复合体之上使用掩蔽反演算术方法来减少重叠乘法的量。 构成：掩模场转换器（910）相对于复合GF（（（2 ^ 2）^ 2上的元素（A））在子场GF（（2 ^ 2）^ 2）上产生加法掩蔽的输出值 ）^ 2）。 掩蔽反演算术单元（920）通过使用第二掩蔽数据相对于掩蔽场转换器的加法屏蔽的输出值，在子场GF（（2 ^ 2）^ 2）上产生加法掩蔽的反演算术值。 掩蔽场反转单元（930）相对于掩蔽反演算术单元的加法掩蔽反演算术值，在复合GF（（（2 ^ 2）^ 2）^ 2上产生加法掩蔽反演算术结果 ），通过使用场转换，异或运算和对子场GF（（2 ^ 2）^ 2）的乘法运算来对应于该元素）。
-
Patent Agency Ranking16.发明授权
公开(公告)号：KR100954843B1
公开(公告)日：2010-04-28
申请号：KR1020080085332
申请日：2008-08-29
Applicant: 고려대학교 산학협력단
Abstract: 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록 매체가 개시된다.
본 발명에 따른 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법은, 유한체 의 두 원소인 에 있어서 승수 및 피승수 를 이용하여 유한체 곱셈의 결과값 를 생성하는 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법에 있어서, 상기 승수 의 워드를 프로세스 워드 사이즈 에 의해 개의 워드로 분할하여 분할 워드를 생성하는 단계; 상기 분할된 개의 워드 각각을 4비트 윈도우 사이즈 로 분할함으로써 복수 개의 블록으로 상기 승수 의 워드를 구분하는 단계; 상기 복수 개의 블록 중 홀수 번째에 위치한 블록을 순서대로 블록 인덱싱하여 제1영역을 형성하고, 짝수 번째에 위치한 블록을 순서대로 블록 인덱싱하여 제2영역을 형성하는 단계; 상기 블록 인덱싱된 블록 내에서 연속된 상하위의 두 개의 4비트 비트열을 각각 스캔하고, 스캔된 상기 두 개의 비트열에 의해 연산되는 각각의 인덱스 값을 기반으로 상기 피승수 의 두 개의 사전 연산 테이블을 로드하고, 상기 두 개의 사전 연산 테이블 및 유한체 곱셈의 중간 결과값의 대응 워드를 입력값으로 하여 상기 유한체 곱셈의 중간 결과값을 갱신하는 단계; 상기 유한체 곱셈의 중간 결과값을 상기 블록 인덱싱값에 따 라 증가된 주소에 해당하는 상기 유한체 곱셈의 결과값 에 저장함으로써 상기 유한체 곱셈의 결과값 를 생성하는 단계; 및 상기 제 1 영역에 해당하는 모든 워드를 기반으로 상기 유한체 곱셈의 결과값 가 생성되면, 상기 제 1 영역에 해당하는 모든 워드의 유한체 곱셈의 결과값 를 4비트 레프트 쉬프트하는 단계를 포함한다.
본 발명에 의하면, 16비트 또는 32비트 워드와 같은 확장된 워드를 사용하는 저전력 프로세서에서 메모리에 위치한 상의 원소에 접근하는데 드는 연산 부하를 감소시킬 수 있고, 레프트 투 라이트 결합 곱셈 연산 중에 중간 결과값을 레프트 쉬프트 하는 횟수를 감소시킴으로써 저전력 센서 모트에서 키 공유 및 키 인증시에 연산 부하를 감소시킬 수 있고, 고속의 프로세싱 속도를 제공할 수 있는 효과가 있다.-
公开(公告)号：KR1020070064121A
公开(公告)日：2007-06-20
申请号：KR1020050124708
申请日：2005-12-16
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/3006 , H04L9/0869
Abstract: A public-key encoding method for providing a dual decoding function and protecting privacy of a user is provided to discriminatively give an access right to a secret key for decoding to a user and a system administrator. A public-key encoding method for providing a dual decoding function and protecting privacy of a user includes the steps of: creating a key parameter through an encoder of a communication device. The key parameter includes the public-key and a secret key for encoding(S100); encoding ordinary messages through the encoder based on a created key parameter(S300); performing a decoding mode(S500); and decoding the ordinary messages based on a preset algorithm according to a decoding subject by a decoder of the communication device.
Abstract translation: 提供了一种用于提供双重解码功能和保护用户隐私的公开密钥编码方法，以便区别地向用户和系统管理员给出用于解密的秘密密钥的访问权限。 用于提供双重解码功能和保护用户隐私的公开密钥编码方法包括以下步骤：通过通信设备的编码器创建密钥参数。 密钥参数包括公开密钥和用于编码的秘密密钥（S100）; 基于创建的密钥参数通过编码器编码普通消息（S300）; 执行解码模式（S500）; 以及根据通信装置的解码器根据解码对象的预设算法对普通消息进行解码。
-
公开(公告)号：KR20180003096A
公开(公告)日：2018-01-09
申请号：KR20160082482
申请日：2016-06-30
Applicant: 고려대학교 산학협력단
CPC classification number: C04B35/565 , B23K26/123 , B23K26/359 , C04B35/5611 , C04B35/5626 , C04B35/563 , C04B41/0036 , C04B41/91
Abstract: 본발명은탄화물세라믹스의표면에딤플형태의패턴을형성한후에탄소막을형성함으로써내마모성, 기재와의밀착력및 마찰특성등이향상된탄소막을제조하는방법및 이에의해제조된탄소막에관한것이다. 본발명에따라제조된딤플패턴을포함하는탄소막은고분자물질의코팅혹은탄소계열물질의코팅과같이다양한분야에적용이가능하며, 특히우수한기계적특성이요구되는슬라이딩부품, 기계밀봉(mechanical seal), 피스톤링 및압축기의베인과같은기계부품의코팅에유용하게사용될수 있다.
Abstract translation: 公开了一种用凹痕图案制造碳化物衍生碳层的方法。 该方法包括在碳化物陶瓷材料的表面上形成凹痕图案并在其上形成碳化物衍生碳层。 还公开了通过该方法产生的具有凹痕图案的碳化物衍生碳层。 具有凹痕图案的碳化物衍生碳层具有高耐磨性，与机器部件的良好附着力以及优异的摩擦特性。 碳化物衍生碳层可以应用于各种领域，例如碳化物涂层和硬质合金材料的涂层。 特别地，碳化物衍生碳层适用于需要优异机械性能的机器部件（例如，滑动部件，机械密封件，活塞环和压缩机叶片）的涂层。
-
公开(公告)号：KR1020100125074A
公开(公告)日：2010-11-30
申请号：KR1020090044090
申请日：2009-05-20
Applicant: 고려대학교 산학협력단
CPC classification number: H03K19/20 , G06F7/501 , G06F11/1032
Abstract: PURPOSE: A parity preserving type reversible logic gate and TG using the same and a pool-adder are provided to reduce the generation of heat by smaller number of gates used in TG gate and pool-adder. CONSTITUTION: A first F2G(Feynam Double Gate) gate has a, b and c as input values. The first parity preserving type reversible logic gate uses the input value c of the first F2G gate, output value and 0 as input values. The second parity preserving type reversible logic gate uses the input value a, b and 0 of the first F2G gate. The first F2G gate uses the output of the first F2G gate, the output value c of the first parity preserving type reversible logic gate, and output value b of the second parity preserving type reversible logic gate as input values.
Abstract translation: 目的：提供奇偶校验型可逆逻辑门和使用相同的加法器和TG，以通过在TG门和池加法器中使用的较少数量的门来减少热的产生。 构成：第一个F2G（Feynam双门）门具有a，b和c作为输入值。 第一奇偶校验型可逆逻辑门使用第一F2G门的输入值c，输出值和0作为输入值。 第二奇偶校验型可逆逻辑门使用第一个F2G门的输入值a，b和0。 第一个F2G门使用第一个F2G门的输出，第一个奇偶校验保持型可逆逻辑门的输出值c和第二个奇偶校验保持型可逆逻辑门的输出值b作为输入值。
-
公开(公告)号：KR100974624B1
公开(公告)日：2010-08-09
申请号：KR1020080016421
申请日：2008-02-22
Applicant: 고려대학교 산학협력단
IPC: G06F7/52
Abstract: 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록매체가 개시된다.
본 발명에 따른 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법은,
8비트 기반의 유한체 의 두 원소인 에 있어서 상기 에 대한 다항식을 라하고, 상기 에 대한 다항식을 라고 할 때, 상기 및 를 이용하여 유한체 곱셈의 결과값 를 생성하는 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법에 있어서, 상기 를 구성하는 j번째 워드(1 ≤ j ≤ t, 여기서 t는 상기 를 메모리에 저장하기 위해 필요한 워드의 개수)의 상위 4비트를 0으로 패딩하면서 오른쪽으로 쉬프트한 다항식 u
1 과 상기 를 구성하는 [j+1]번째 워드의 상위 4비트를 0으로 패딩하면서 오른쪽으로 쉬프트한 다항식 u
2 를 생성하는 단계; 상기 u
1 와 상기 를 곱한 다항식 T
u1 및 상기 u
2 와 상기 를 논리 곱한 다항식 T
u2 를 이용하여 상기 의 제 1 중간 결과값을 생성하는 단계; 상기 제 1 중간 결과값을 4 비트 레프트 쉬프트(left shift) 하는 단계; 상기 를 구성하는 j번째 워드와 0x0F를 논리 곱한 다항식 v
1 과 상기 를 구성하는 [j+1]번째 워드와 0x0F를 논리 곱한 다항식 v
2 를 생성하는 단계; 상기 v
1 와 상기 를 곱한 다항식 T
v1 및 상기 v
2 와 상기 를 논리 곱한 다항식 T
v2 를 이용하여 상기 의 제 2 중간 결과값을 생성하는 단계; 및 상기 제 1 중간 결과값의 4비트 레프트 쉬프트한 값과 상기 제 2 중간 결과값을 이용하여 상기 유한체 곱셈의 결과값 를 생성하는 단계를 포함한다.
본 발명에 의하면, 8비트 센서 모트에서 구현된 타원 곡선 소프트웨어 구현 중에서 가장 뛰어난 성능을 제공하며, 의 타원 곡선 암호 구현을 포함하여 Atmega128 프로세서에서 C언어 또는 C 언어와 인라인 어셈블리(inline assembly)를 혼합하여 구현한 것들에 비하여 더욱 빠른 연산 속도를 제공하며, 본 발명은 8비트 Atmega128 프로세서에서 첫 번째 코블리츠(Koblitz) 커브의 구현으로 상기 커브상에서는 타원 곡선 두배 연산이 간단한 유한체 제곱 연산으로 대체될 수 있기 때문에 일반적인 커브에 비하여 더욱 빠른 연산 속도를 제공할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.028 seconds)
