公开(公告)号：KR1020090110786A

公开(公告)日：2009-10-22

申请号：KR1020090032026

申请日：2009-04-14

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가도나가겐따로오 ,  도네가와야마또 ,  주파오화 ,  하세베가즈히데 ,  시바따데쯔야

IPC: H01L21/205

CPC classification number: H01L21/3185 ,  H01L21/02145 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02274 ,  H01L21/28282 ,  H01L21/31612 ,  H01L29/792

Abstract: PURPOSE: A film forming method for a semiconductor process is provided to control metal concentration in forming a metal doped insulation film including silicon. CONSTITUTION: While supply of a metal source gas is blocked, a first insulation film is formed by chemically reacting to a silicon source gas(S1). While supply of the silicon source gas is blocked, a first metal film is formed by chemically reacting to the metal source gas(S2). While supply of the metal source gas is blocked, a second insulation film is formed by chemically reacting to the silicon source gas(S3). The first insulation film, the first metal film, and the second insulation film are successively laminated.

Abstract translation: 目的：提供一种用于半导体工艺的成膜方法，以在形成包括硅的金属掺杂绝缘膜的过程中控制金属浓度。 构成：当金属源气体的供给被阻塞时，通过与硅源气体（S1）发生化学反应形成第一绝缘膜。 当硅源气体的供给被阻塞时，通过与金属源气体化学反应形成第一金属膜（S2）。 当金属源气体的供给被阻挡时，通过与硅源气体化学反应形成第二绝缘膜（S3）。 第一绝缘膜，第一金属膜和第二绝缘膜依次层叠。

公开(公告)号：KR1020070043640A

公开(公告)日：2007-04-25

申请号：KR1020060101846

申请日：2006-10-19

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 노로나오따까 ,  도네가와야마또 ,  후지따다께히꼬 ,  기무라노리후미

IPC: H01L21/20 ,  H01L21/205

CPC classification number: C23C16/52 ,  C23C16/4405 ,  Y10S438/905

Abstract: 본 발명의 반도체 처리용 성막 장치의 사용 방법에 있어서, 성막 처리의 처리 조건을 결정한다. 처리 조건은 피처리 기판 상에 형성하는 박막의 설정 막두께를 포함한다. 또한, 클리닝 처리를 행하는 타이밍을 처리 조건에 따라서 결정한다. 타이밍은 성막 처리의 반복 수와 설정 막두께의 곱셈에 의해 얻게 되는 박막의 누적 막두께에 관한 임계치에 의해 규정된다. 누적 막두께는 성막 처리를 N(N은 양의 정수)회 반복해도 임계치를 넘지 않고, N＋1회 반복하면 임계치를 넘는다. 그리고, 이 방법은 성막 처리로 이루어지는 제1회째의 처리로부터 제N회째의 처리를, 클리닝 처리를 사이에 두지 않고 행하는 공정과, N회째의 처리 후이고, 또한 성막 처리로 이루어지는 N＋1회째의 처리 전에 클리닝 처리를 행하는 공정을 포함한다.
반도체 처리용 성막 장치, 종형 열처리 장치, 반도체 웨이퍼, 웨이퍼 보트, 회전 테이블