-
公开(公告)号：KR101898951B1
公开(公告)日：2018-09-14
申请号：KR1020170132340
申请日：2017-10-12
Applicant: 동국대학교 산학협력단
Abstract: 본발명의실시예에따르면, 제1 카운터의출력과제1 리셋신호에따라상이한분주기를갖는복수의클럭신호를생성하며, 상기복수의클럭신호를이용하여상기제1 리셋신호의리셋구간을조절함으로써상이한리셋구간에서동작되어복수의카운터신호를출력하는제1 카운터발생기; 상기복수의클럭신호에따라상기복수의카운터신호중 어느하나를선택적으로출력하는멀티플렉서; 및상기멀티플렉서의출력을입력받아주파수분주하여출력하는주파수분주기를포함하는로그-지수카운터가제공된다.
-
公开(公告)号：KR101836452B1
公开(公告)日：2018-04-20
申请号：KR1020160107811
申请日：2016-08-24
Applicant: 동국대학교 산학협력단
IPC: H04N5/357 , H04N5/3745 , G06F7/46 , H03K21/08
Abstract: 온타임구간이상이한복수의리셋신호를생성하는리셋제어블록; 상기리셋신호에따라상이한분주비를갖는복수의클럭신호를생성하는제1 주파수분주기; 카운터신호를생성하는카운터제어블록; 상기카운터신호를이용하여상기제1 주파수분주기의출력중 어느하나를선택하여출력하는멀티플렉서; 및상기멀티플렉서의출력을입력받아상이한분주비를갖는복수의출력신호를생성하는제2 주파수분주기를포함하는로그카운터가개시된다.
-
公开(公告)号：KR101723624B1
公开(公告)日：2017-04-06
申请号：KR1020150141498
申请日：2015-10-08
Applicant: 동국대학교 산학협력단
IPC: H03M1/66
Abstract: 캐패시터차징(charging)을위한제1 기준전압단및 제2 기준전압단; 제1 디지털데이터입력단과상기제2 기준전압단의사이에연결되는제1 캐패시터와, 제2 디지털데이터입력단과상기제2 기준전압단의사이에연결되는제2 캐패시터; 상기제1 디지털데이터입력단과상기제2 기준전압단의사이에연결되며상기제1 캐패시터와병렬연결되는제1 스위치와, 상기제1 디지털데이터입력단과상기제1 기준전압단의사이에연결되는제2 스위치와, 상기제2 디지털데이터입력단과상기제2 기준전압단의사이에연결되며상기제2 캐패시터와병렬연결되는제3 스위치와, 상기제2 디지털데이터입력단과상기제1 기준전압단의사이에연결되는제4 스위치; 상기제1 디지털데이터입력단과상기제2 디지털데이터입력단사이에연결되는제5 스위치; 및상기제1 캐패시터의탑 플레이트(Top plate)와신호출력단및 상기제2 캐패시터의탑 플레이트(Top plate)와상기신호출력단사이에각각연결되는홀드스위치를포함하는싸이클릭디지털-아날로그변환기의코어회로가제공된다.
Abstract translation: 用于电容器充电的第一参考电压级和第二参考电压级; 第一数字数据输入级和连接在所述第一电容器和所述第二数字数据输入级和耦合在第二基准电压端之间的第二参考电压端之间的第二电容器; 第一数字数据输入级和连接在所述第一开关和所述第一数字数据输入级和平行连接至所述第一电容器的第一参考电压端之间的第二基准电压端子之间的耦接 2开关和，第二数字数据输入级和所述第二参考电压之间连接的阶段和所述第二电容器和并联连接的第三开关和，第二数字数据输入级，这是在第一参考电压端之间 连接到第二开关的第四开关; 连接在第一数字数据输入端和第二数字数据输入端之间的第五开关; 和包括顶部板（顶板）环状数字保持开关每一个都连接wasin呼叫输出端子和所述第二顶板（顶板）和第一电容器模拟转换器核心电路的电容器的信号输出端之间 提供。
-
公开(公告)号：KR1020150137366A
公开(公告)日：2015-12-09
申请号：KR1020140065104
申请日：2014-05-29
Applicant: 삼성전자주식회사 , 동국대학교 산학협력단
CPC classification number: H04N5/378 , H03M1/1014 , H03M1/123 , H03M1/144 , H03M1/56
Abstract: 램프신호보정장치와방법및 이를포함하는이미지센서가제공된다. 상기램프신호보정장치는, 게인값이메모리에저장된데이터에따라변환되는트리머블트랜지스터(trimmable transistor)를포함하고, 상기메모리에는초기데이터가저장되며, 상기게인값이제1 게인값으로설정되어램프신호를받아제1 및제2 출력신호를출력하는 ADC, 상기제1 출력신호와상기제2 출력신호간의차이를연산하는감산기, 상기감산기의출력과기준값를비교하여, 상기램프신호의기울기변화여부를판단하는디지털비교기, 및상기기울기변화여부에따라, 상기메모리에저장된상기데이터를변경하는업다운카운터를포함하되, 상기업다운카운터가상기데이터를변경하면, 상기트리머블트랜지스터의상기제1 게인값은상기메모리에저장된데이터에따라제2 게인값으로변환된다.
Abstract translation: 提供了用于校准灯信号的装置和方法，以及包括其的图像传感器。 用于校准灯信号的装置包括：模拟数字转换器（ADC），包括根据增益值存储在存储器中的数据转换的可调晶体管，其中初始数据存储在存储器中，增益值为 设置为第一增益值以接收灯信号，以便输出第一和第二输出信号; 减法器，用于计算第一和第二输出信号之间的差; 数字比较器，用于将减法器的输出与参考值进行比较，以便确定灯信号的梯度是否变化; 以及用于根据梯度的变化来改变存储在存储器中的数据的向上/向下计数器。 如果上/下计数器改变数据，则可调整晶体管的第一增益值根据存储在存储器中的数据转换成第二增益值。
-
15.发明授权비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 有权比较器，模拟数字转换器，斜坡信号斜率校准电路，CMOS图像传感器使用相同和RAMP信号斜率校准方法
公开(公告)号：KR101293057B1
公开(公告)日：2013-08-05
申请号：KR1020120025574
申请日：2012-03-13
Applicant: 동국대학교 산학협력단
IPC: H03M1/12 , H04N5/3745
CPC classification number: H03M1/56 , H03M1/0607 , H03M2201/23 , H03M2201/32 , H03M2201/615 , H03M2201/6372 , H04N5/3745
Abstract: PURPOSE: A comparator, an analog-to-digital (A/D) converter, a ramp signal slope compensating circuit, a complementary metal-oxide semiconductor (CMOS) image sensor containing the circuit, and a ramp signal slope compensating method in accordance with the above are provided to prevent the slope ratio of a fine ramp signal to a coarse ramp signal from being distorted due to the slope change of the fine ramp signal and to improve linearity of A/D conversion. CONSTITUTION: An A/D converter (10) includes an amplifier, a comparator (12), a first memory part (16), and a second memory part (18). The amplifier receives a pixel voltage, a reference voltage, a fine ramp voltage, and a coarse ramp voltage. The comparator is equipped with a switch, which is connected between a coarse ramp voltage input terminal receiving coarse ramp voltage input and the amplifier, and a capacitor. One end of the capacitor is connected between the switch and the amplifier, and the other end is connected to a ground voltage. The first memory part stores the most significant bit among 1 least significant bit (LSB) for the coarse ramp voltage. The second memory part stores the least significant bit among 1 LSB for the coarse ramp voltage. [Reference numerals] (12) Comparator; (14) Sink block part; (16) First memory part; (18) Second memory part; (21) Fine ramp generator; (22) Coarse ramp generator; (30) N bit counter
Abstract translation: 目的：比较器，模数（A / D）转换器，斜坡信号斜率补偿电路，含有电路的互补金属氧化物半导体（CMOS）图像传感器，以及根据 提供上述方式以防止精细斜坡信号与粗斜坡信号的斜率比由于精细斜坡信号的斜率变化而失真并提高A / D转换的线性度。 构成：A / D转换器（10）包括放大器，比较器（12），第一存储器部分（16）和第二存储器部分（18）。 放大器接收像素电压，参考电压，精细斜坡电压和粗斜坡电压。 比较器配有开关，连接在接收粗斜坡电压输入的粗斜坡电压输入端子和放大器之间，以及电容器。 电容器的一端连接在开关和放大器之间，另一端连接到接地电压。 第一个存储器部分存储粗斜坡电压的1个最低有效位（LSB）中的最高有效位。 第二存储器部分存储粗略斜坡电压的1 LSB中的最低有效位。 （附图标记）（12）比较器 （14）槽块部分; （16）第一记忆部分; （18）第二记忆部分; （21）细斜坡发生器; （22）粗斜坡发生器; （30）N位计数器
-
Patent Agency Ranking
公开(公告)号：KR101145368B1
公开(公告)日：2012-05-15
申请号：KR1020100076944
申请日：2010-08-10
Applicant: 동국대학교 산학협력단
Abstract: 본 발명은 완전 차동 구조 소오스 팔로워에 관한 것으로서, 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 제 1 PMOS와 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 제 2 PMOS와 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 제 1 PMOS의 드레인이 제 8 NMOS의 소스에 연결되고, 제 2 PMOS의 드레인이 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하며, 기존의 single ended 형태의 소오스 팔로워와 동일한 전력, 면적 상에서 상호 간섭에 의해 더욱더 낮은 출력 임피던스를 가지므로 넓은 아날로그 대역폭을 만족시킬 수 있다.
-
公开(公告)号：KR100987426B1
公开(公告)日：2010-10-12
申请号：KR1020080049618
申请日：2008-05-28
Applicant: 동국대학교 산학협력단
IPC: H03K5/134
Abstract: 본 발명은 GHz 이상의 변환속도를 갖는 고속의 데이터 변환기, 그 중 고속의 아날로그-디지털 변환기 내부의 클럭 신호를 외부에서 조절함으로써 제조 공정, 측정 환경에서 발생한 오차를 보정할 수 있는 전류원을 이용한 클럭 지연회로를 제공하기 위한 것으로서, 입력되는 전류량에 기반하여 클럭의 지연시간이 조절되는 직렬로 연결된 적어도 하나 이상의 전류조절 시간지연 셀과, 클럭의 지연시간에 상응하는 1 개의 입력 바이어스 전류량을 상기 전류조절 시간지연 셀에 각각 입력하는 지연시간 조절부를 포함하는데 있다.
클럭 발생기, 디지털-아날로그 변환기, 데이터 변환기, 클럭 타이밍-
-
公开(公告)号：KR101793217B1
公开(公告)日：2017-11-02
申请号：KR1020160099314
申请日：2016-08-04
Applicant: 동국대학교 산학협력단
CPC classification number: H04N5/3355 , G06K9/00597 , H04N5/3698
Abstract: 본발명은이미지센서에관한것으로서, 이미지의픽셀전압과기준전압을비교하는비교기, 상기비교기의출력을데이터로저장하는복수의 SRAM으로구성되며, 두개의 SRAM이하나의쌍을이루는 SRAM부, 및복수의배타적논리게이트로구성되며, 상기하나의쌍을이루는 SRAM의데이터값이하나의배타적논리게이트로인가되는배타적논리합부를포함하고, 각 SRAM 워드라인의제어를통해각 SRAM에저장된데이터가상기배타적논리합부에인가되며, 상기배타적논리합부의출력값을이용하여단일비트의경계정보가도출되는것을특징으로함으로써, 단일비트데이터처리를통해저전력, 소형홍채인식이가능하다.
Abstract translation: 本发明涉及一种图像传感器，其包括用于将图像的像素电压与参考电压进行比较的比较器以及用于将比较器的输出存储为数据的多个SRAM， 其中存储在每个SRAM中的数据由SRAM字线控制，并且存储在每个SRAM中的数据经受异或门的异或运算， 并且使用异或单元的输出值导出单个比特的边界信息，因此通过单比特数据处理可以实现低功率和小的虹膜识别。
-
公开(公告)号：KR101621048B1
公开(公告)日：2016-05-13
申请号：KR1020150017938
申请日：2015-02-05
Applicant: 동국대학교 산학협력단
IPC: H04N5/3745 , H04N5/374 , H04N5/355
CPC classification number: H04N5/37455 , H04N5/355
Abstract: 본발명은가변해상도를갖는저전력 CMOS 이미지센서에관한것으로서, 보다바람직하게는다수의픽셀들을 2차원행렬형태로포함하며, 외부로부터입력된영상정보에대응하는전압신호를출력하는픽셀센서어레이; 외부로부터입력받은가변해상도동작을위한스위칭신호에응답하여상기픽셀어레이내 복수개의픽셀열들의동작을제어하는로우제어유닛; 상기픽셀센서어레이의양 측에구비되어, 상기픽셀센서어레이내 짝수및 홀수컬럼에위치하는픽셀로부터출력된전압신호를각각입력받는짝수컬럼 ADC 및홀수컬럼 ADC; 및상기짝수컬럼 ADC 및홀수컬럼 ADC로부터출력된복수개의전압신호를입력받아출력하는멀티플렉서;를포함하되, 상기멀티플렉서는가변해상도동작시, 상기픽셀센서어레이내 임의의제1 픽셀과맞닿은위치에존재하는복수개의픽셀들에대하여상기제1 픽셀의픽셀정보와동일한픽셀정보를출력하는것을특징으로한다. 이러한구성에의해, 본발명의가변해상도를갖는저전력 CMOS 이미지센서는 CMOS 이미지센서가 1/4 가변해상도모드로동작할때, 픽셀어레이와컬럼어레이의제어를통해사용하지않는부분에서의동작을제한하여소모전력을약 1/4 수준까지줄일수 있는효과가있다.
Abstract translation: 本发明涉及具有可变分辨率的低功率CMOS图像传感器。 更优选地，本发明包括：像素传感器阵列，其包括二维矩阵形式的多个像素，并输出与从外部输入的图像信息对应的电压信号; 响应于从外部接收到的用于可变分辨率操作的切换信号，控制像素阵列中的多个像素列的操作的低控制单元; 偶数列ADC和奇数列ADC，其分别放置在像素传感器阵列的两侧并接收从位于偶数列和奇数列的像素输出的电压信号; 以及多路复用器，其接收并输出从偶数列ADC和奇数列ADC输出的电压信号。 当多路复用器以可变分辨率模式操作时，多路复用器输出与像素传感器阵列中的随机第一像素的像素信息相同的像素与第一像素接触的像素。 通过这种配置，具有可变分辨率的低功率CMOS图像传感器具有通过在CMOS图像传感器处于...时通过控制像素阵列和列阵列来限制未使用区域中的操作而将功耗降低到约四分之一的效果 以1/4可变分辨率模式进行操作。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.029 seconds)
