公开(公告)号：KR1020130096526A

公开(公告)日：2013-08-30

申请号：KR1020120018055

申请日：2012-02-22

Applicant: 삼성전자주식회사

Inventor： 임종흔 ,  배기호 ,  김효정 ,  김경현 ,  서찬욱 ,  편영범

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L27/11556 ,  H01L27/11582 ,  H01L21/76897 ,  H01L27/0688

Abstract: PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to improve the reliability of the memory device by including a contact plug and an etch stop layer pattern formed on a common source line strapping region. CONSTITUTION: Channel regions (112) are extended in the vertical direction on a substrate. Gate electrodes (150) are separated in the vertical direction and the horizontal direction along an outer wall of the channel regions. A first impurity region is provided to the substrate and is formed on the lower part of the channel regions. A first interlayer insulating film is formed on the substrate and covers the gate electrodes and the channel regions. A contact hole passes through the first interlayer insulating film and is formed between the adjacent gate electrodes. A contact plug (170) is formed in the contact hole and is electrically connected to a second impurity region. An etch stop layer pattern (182) is formed on the contact plug and the first interlayer insulating film.

Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，通过包括在公共源极线捆扎区域上形成的接触插塞和蚀刻停止层图案来提高存储器件的可靠性。 构成：通道区域（112）在衬底上沿垂直方向延伸。 栅极电极（150）沿着沟道区域的外壁在垂直方向和水平方向上分离。 第一杂质区域设置在衬底上并形成在沟道区域的下部。 第一层间绝缘膜形成在基板上并覆盖栅电极和沟道区。 接触孔穿过第一层间绝缘膜并形成在相邻的栅电极之间。 接触插塞（170）形成在接触孔中并与第二杂质区电连接。 在接触插塞和第一层间绝缘膜上形成蚀刻停止层图案（182）。

公开(公告)号：KR1020130042273A

公开(公告)日：2013-04-26

申请号：KR1020110106461

申请日：2011-10-18

Applicant: 삼성전자주식회사 ,  솔브레인 주식회사

Inventor： 홍영택 ,  임정훈 ,  이진욱 ,  정찬진 ,  한훈 ,  박재완 ,  박성환 ,  이양화 ,  윤병문 ,  엄대홍 ,  배상원 ,  정지훈 ,  김경현 ,  김경환 ,  문창섭 ,  차세호 ,  고용선

IPC: C09K13/04 ,  C09K13/00 ,  H01L21/306

CPC classification number: H01L21/02658 ,  C09K13/04 ,  C09K13/06 ,  C23F1/16 ,  H01L21/31111 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

Abstract: PURPOSE: An etching composition is provided to have high selectivity to a nitrogen membrane, to minimize the generation of a particle in an etching process, and to minimize precipitation of a reaction side product. CONSTITUTION: An etching composition contains phosphor, ammonium ion, silicon atom, an atomic group which contains an amino group directly coupled to the silicon atom, and a silicon compound with two or more oxygen atoms coupled to the silicon atom. The atomic group is an amino alkoxy group or amino alkyl group. The silicon compound is represented by chemical formula 1: R^1-Si-(-O-H)3. In chemical formula 1, R^1 contains an amino alkoxy group or amino alkyl group. [Reference numerals] (AA) Etching selection ratio; (BB) Comparative example 1; (CC) Comparative example 2; (DD) Comparative example 3; (EE) Example 1; (FF) Example 2; (GG) Example 3; (HH) Example 4; (II) Example 5;

Abstract translation: 目的：提供蚀刻组合物以对氮膜具有高选择性，以最小化蚀刻工艺中的颗粒的产生，并使反应副产物的沉淀最小化。 构成：蚀刻组合物含有荧光体，铵离子，硅原子，含有与硅原子直接连接的氨基的原子团，以及具有与硅原子连接的两个以上氧原子的硅化合物。 原子团是氨基烷氧基或氨基烷基。 硅化合物由化学式1表示：R 1-Si - （ - O-H）3。 在化学式1中，R 1含有氨基烷氧基或氨基烷基。 （附图标记）（AA）蚀刻选择比; （BB）比较例1; （CC）比较例2; （DD）比较例3; （EE）实施例1; （FF）实施例2; （GG）实施例3; （HH）实施例4; （II）实施例5

公开(公告)号：KR1020130027823A

公开(公告)日：2013-03-18

申请号：KR1020110091289

申请日：2011-09-08

Applicant: 삼성전자주식회사

Inventor： 김효정 ,  엄대홍 ,  임종흔 ,  표명중 ,  윤병문 ,  김경현

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11573 ,  H01L29/7926 ,  H01L21/28282 ,  H01L21/28273 ,  H01L21/31051

Abstract: PURPOSE: A method for manufacturing a vertical memory device is provided to suppress residue due to a height difference in a planarization process for forming a third interlayer dielectric layer by forming a lower mold structure with the same height as a polishing prevention layer after a substrate of a cell region is exposed. CONSTITUTION: A device isolation layer(105) is formed on a substrate(100) which is divided into a first region and a second region. A gate structure(130) is formed in the first region. The gate structure includes a gate insulation layer(110) and a gate electrode(120). A gate spacer(140) is formed on an sidewall of the gate structure. A first interlayer dielectric layer(150) which covers the gate structure and the gate spacer is formed in the first region and the second region of the substrate. A first polishing prevention layer(160) and a second interlayer dielectric layer are successively formed on the first interlayer dielectric layer. A second interlayer dielectric pattern(175) is formed by performing a planarization process on the upper side of the second interlayer dielectric layer. [Reference numerals] (AA) First direction; (BB) Second direction

Abstract translation: 目的：提供一种用于制造垂直存储装置的方法，用于通过在基板上形成具有与抛光防止层相同的高度的下模具结构来抑制用于形成第三层间电介质层的平坦化工艺中的高度差的残留 暴露细胞区域。 构成：在分为第一区域和第二区域的基板（100）上形成器件隔离层（105）。 在第一区域中形成栅极结构（130）。 栅极结构包括栅极绝缘层（110）和栅极电极（120）。 栅极间隔物（140）形成在栅极结构的侧壁上。 在衬底的第一区域和第二区域中形成覆盖栅极结构和栅极间隔物的第一层间电介质层（150）。 在第一层间电介质层上依次形成第一抛光防止层（160）和第二层间电介质层。 通过在第二层间电介质层的上侧进行平坦化处理，形成第二层间电介质图案（175）。 （附图标记）（AA）第一方向; （BB）第二方向

公开(公告)号：KR100968561B1

公开(公告)日：2010-07-08

申请号：KR1020030037889

申请日：2003-06-12

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  이계헌 ,  김경현

IPC: G02F1/1343

Abstract: 박막 트랜지스터 기판 위에 게이트 배선, 데이터 배선, 박막 트랜지스터 및 화소 전극이 형성되어 있고, 화소 전극은 절개부를 가지고 있다. 박막 트랜지스터 기판과 대향하는 색필터 기판에는 색필터, 블랙 매트릭스 및 공통 전극이 형성되어 있고, 공통 전극은 절개부와 돌기를 가지고 있다. 액정 표시 장치의 화소 영역은 화소 전극의 절개부와 공통 전극의 절개부에 의하여 4도메인의 액정 방향자를 가지는 동시에 공통 전극의 돌기에 의하여 돌기 주위를 향하는 액정 방향자를 가진다. 이렇게 하면, 하나의 화소 영역에 서로 다른 액정 모드가 적용되어 액정 표시 장치의 정면과 측면 시인성을 향상시킬 수 있다.
액정표시장치, 개구부, 돌기, 듀얼모드, 시인성

Abstract translation: 栅极布线，数据布线，薄膜晶体管和像素电极形成在薄膜晶体管基板上，并且像素电极具有切口部分。 彩色滤光片，黑色矩阵和公共电极形成在面向薄膜晶体管基板的彩色滤光片基板上，并且公共电极具有切口和突起。 液晶显示装置的像素区域具有通过在由切口部的切口部和像素电极的共用电极从四个畴的液晶取向具有相同的时间包围共用电极的突起朝向投影液晶切割方向。 在这种情况下，对一个像素区域施加不同的液晶模式，由此改善液晶显示装置的正面和侧面可见度。

公开(公告)号：KR100925462B1

公开(公告)日：2009-11-06

申请号：KR1020030009354

申请日：2003-02-14

Applicant: 삼성전자주식회사

Inventor： 송장근 ,  김경현

IPC: G02F1/13363

CPC classification number: G02F1/133528 ,  G02F1/13363 ,  G02F2202/40 ,  G02F2413/01 ,  G02F2413/12

Abstract: A liquid crystal display comprises: first and second panels facing each other; a compensation film and a first polarizer disposed on the first panel, the compensation film having phase retardation characteristics; and a second polarizer having a supporting film disposed on the second panel, the supporting film having phase retardation characteristics. In alternative embodiments, a supporting film is used in place of the compensation film. The supporting film has retardation characteristics.

Abstract translation: 液晶显示器包括：彼此面对的第一和第二面板; 补偿膜和设置在所述第一面板上的第一偏振器，所述补偿膜具有相位延迟特性; 以及具有设置在第二面板上的支撑膜的第二偏振器，支撑膜具有相位延迟特性。 在替代实施例中，使用支撑膜代替补偿膜。 支撑膜具有延迟特性。

公开(公告)号：KR100840322B1

公开(公告)日：2008-06-20

申请号：KR1020020008765

申请日：2002-02-19

Applicant: 삼성전자주식회사

Inventor： 송장근 ,  김경현

IPC: G02F1/1343

Abstract: 액티브 영역을 서로 인접한 제1 숏과 제2 숏을 포함하는 다수의 숏으로 분할 노광하는 액정 표시 장치의 제조 방법에 있어서, 상기 제1숏과 상기 제2숏의 경계 부분에 상기 제1숏 및 상기 제2숏이 중첩되는 스티치 영역을 마련하고, 상기 스티치 영역내에서 상기 제1숏에서 상기 제2숏으로 향하는 방향을 따라 상기 제1숏의 영역을 점차적으로 감소시키고 상기 제2숏의 영역을 점차적으로 증가시키며, 상기 제1숏의 영역 감소 및 상기 제2숏의 영역 증가는 하나의 화소 영역 내에 포함되는 도메인 분할 수단을 단위로 하여 행한다.
액정표시장치, 스티치, 도메인분할, 개구부

公开(公告)号：KR100795364B1

公开(公告)日：2008-01-17

申请号：KR1020040107868

申请日：2004-12-17

Applicant: 삼성전자주식회사 ,  동우 화인켐 주식회사

Inventor： 이광욱 ,  황인석 ,  고용선 ,  윤병문 ,  김경현 ,  김기섭 ,  송선영 ,  이혁진 ,  김병묵

IPC: C11D3/30 ,  C11D3/04 ,  C11D3/20 ,  C11D3/36 ,  C11D3/39 ,  C11D11/00 ,  H01L21/02 ,  C23G1/10

CPC classification number: H01L21/02071 ,  C11D3/0073 ,  C11D3/042 ,  C11D3/046 ,  C11D3/2082 ,  C11D3/30 ,  C11D3/364 ,  C11D3/39 ,  C11D3/3947 ,  C11D11/0047 ,  C23G1/106

Abstract: 텅스텐 금속 및 산화막의 손상 없이 폴리머를 효과적으로 제거할 수 있는 세정액 조성물, 이를 이용한 세정 방법 및 도전성 구조물의 제조 방법에서, 상기 세정액 조성물은 하기 화학식 1로 표기되는 부식 방지 화합물, 하기 화학식 2로 표기되는 계면활성제와 황산, 과산화화합물, 불소화합물을 포함하는 산성수용액을 포함한다. 상술한 조성을 갖는 세정액 조성물은 도전성 구조물 형성시 기판에 잔류하는 폴리머를 금속 및 산화막의 손상 없이 용이하게 제거할 수 있다. 또한, 세정시간을 단축할 수 있다.
[화학식 1]

[화학식 2]
R1-[[(EO)x-(PO)y]zH]m

Abstract translation: 用于半导体晶片处理的腐蚀抑制清洁组合物包括至少水，表面活性剂和选自氨基膦酸盐，多胺和多元羧酸的腐蚀抑制化合物的水性混合物。 混合物中腐蚀抑制化合物的量优选在约0.0001重量％至约0.1重量％的范围内，表面活性剂的量优选在约0.001重量％至约1.0重量％的范围内。 水性混合物还可以包括作为氧化物蚀刻剂的硫酸和氟化物，以及充当金属蚀刻剂的过氧化物。

公开(公告)号：KR1020080001996A

公开(公告)日：2008-01-04

申请号：KR1020060060521

申请日：2006-06-30

Applicant: 삼성전자주식회사

Inventor： 장윤 ,  김경현 ,  유재진 ,  윤용국 ,  이승희 ,  박준형 ,  계명하

IPC: G02B5/30

Abstract: A polarizer assembly, a manufacturing method thereof, and a display device are provided to attach a large compensating film on a polarizer by properly cutting the compensating film if the compensating film does not correspond to the size of the polarizer. A polarizer assembly comprises a rectangular polarizer(100) for polarizing the light; a first compensating film(310) formed on one surface of the polarizer to secure the same mechanical direction of the polarizer; a second compensating film(320) formed on the other surface of the polarizer to secure the mechanical direction different from that of the polarizer; and adhesive layers(210,220) formed between the polarizer and the second compensating film. The mechanical direction of the polarizer is parallel to the direction of a short side of the polarizer. The mechanical direction of the second compensating film is parallel to the direction of a long side of the polarizer.

Abstract translation: 提供一种偏振器组件，其制造方法和显示装置，用于通过在补偿膜不对应于偏振片的尺寸的情况下适当地切割补偿膜，将大的补偿膜附着在偏振片上。 偏振器组件包括用于偏振光的矩形偏振器（100）; 形成在偏振器的一个表面上以确保偏振器的相同机械方向的第一补偿膜（310） 形成在所述偏振器的另一个表面上的第二补偿膜（320），以确保与偏振器不同的机械方向; 以及形成在所述偏振器和所述第二补偿膜之间的粘合层（210,220）。 偏振器的机械方向平行于偏振片的短边方向。 第二补偿膜的机械方向与偏振片的长边方向平行。

公开(公告)号：KR1020070063289A

公开(公告)日：2007-06-19

申请号：KR1020050123347

申请日：2005-12-14

Applicant: 삼성전자주식회사

Inventor： 김경현 ,  김병철

IPC: G11C11/4093

Abstract: A semiconductor memory device using a wave pipeline scheme is provided to reduce delay between a second clock signal(CDQi) and a third clock signal(CDQD) caused due to the voltage level variation of EVC/IVC. In a semiconductor memory device using a wave pipeline scheme, a first clocked inverter outputs parallel data input through the wave pipeline scheme, in response to a first clock signal. A first latch stores data output from the first clocked inverter. A level shifter changes the voltage level of the data of the first latch. A second clocked inverter changes the data transferred from the level shifter into serial data in response to a second clock signal. A second latch stores data output from the second clocked inverter. A third clocked inverter receives and outputs the second latched data in response to a third clock signal. A control signal generation circuit(300) generates the first, the second and the third clock signal in synchronization with an external clock inputted from the outside.

Abstract translation: 提供使用波浪管线方案的半导体存储器件，以减少由于EVC / IVC的电压电平变化引起的第二时钟信号（CDQi）和第三时钟信号（CDQD）之间的延迟。 在使用波形管线方案的半导体存储器件中，第一时钟反相器响应于第一时钟信号输出通过波形管线方案输入的并行数据。 第一个锁存器存储从第一个时钟反相器输出的数据。 电平移位器改变第一锁存器的数据的电压电平。 第二时钟反相器响应于第二时钟信号将从电平移位器传送的数据改变为串行数据。 第二个锁存器存储从第二个时钟反相器输出的数据。 第三时钟反相器响应于第三时钟信号接收并输出第二锁存数据。 控制信号产生电路（300）与从外部输入的外部时钟同步地产生第一，第二和第三时钟信号。

公开(公告)号：KR100580383B1

公开(公告)日：2007-03-13

申请号：KR1019970040665

申请日：1997-08-25

Applicant: 삼성전자주식회사

Inventor： 류재진 ,  김경현 ,  이혜리 ,  첸지안민

IPC: G02F1/1343

Abstract: 액정 표시 장치의 공통 전극 또는 화소 전극 중 하나에 개구부를 형성하여, 전계 인가시 두 기판 사이에 프린지 필드를 형성하도록 하고 개구부가 형성되어 있는 위치의 박막 트랜지스터 기판에 유지 전극을 형성하여, 프린지 필드에 의해 발생하는 전경(disclination)으로 인하여 새는 빛을 차단한다. 이러한 개구부는 가로 방향이나 세로 방향 또는 사선 방향 등 여러 방향으로 형성할 수 있으며, 화소 영역을 단위로 다른 방향의 개구부가 반복되도록 형성하여 액정 분자의 배열 방향을 다양하게 하여 시야각을 확장한다.