公开(公告)号：KR101782329B1

公开(公告)日：2017-09-28

申请号：KR1020110106461

申请日：2011-10-18

Applicant: 삼성전자주식회사 ,  솔브레인 주식회사

Inventor： 홍영택 ,  임정훈 ,  이진욱 ,  정찬진 ,  한훈 ,  박재완 ,  박성환 ,  이양화 ,  윤병문 ,  엄대홍 ,  배상원 ,  정지훈 ,  김경현 ,  김경환 ,  문창섭 ,  차세호 ,  고용선

IPC: C09K13/04 ,  C09K13/00 ,  H01L21/306

CPC classification number: H01L21/02658 ,  C09K13/04 ,  C09K13/06 ,  C23F1/16 ,  H01L21/31111 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

Abstract: 식각용조성물이제공된다. 본발명에따른식각용조성물은인산, 암모늄이온및 실리콘원자, 상기실리콘원자에직접적으로결합하는아미노기를포함하는원자단및 상기실리콘원자에결합된적어도 2개이상의산소원자들을포함하는실리콘화합물을포함할수 있다.

公开(公告)号：KR1020150088941A

公开(公告)日：2015-08-04

申请号：KR1020140008916

申请日：2014-01-24

Applicant: 삼성전자주식회사

Inventor： 엄대홍 ,  김경현 ,  손현호

IPC: H01L21/302 ,  H01L21/677

CPC classification number: H01L21/67781 ,  H01L21/67778

Abstract: 본실시형태에따른습식세정장치는, 반도체웨이퍼를탑재하는풉(FOUP) 및더미웨이퍼를탑재하는스토커(stocker)가로딩및 언로딩되는로드유닛; 로딩된상기풉에서상기반도체웨이퍼를꺼내어웨이퍼가이드에탑재하거나상기웨이퍼가이드에서상기풉으로재탑재하는웨이퍼이송로봇; 로딩된상기스토커에서상기더미웨이퍼를꺼내어상기웨이퍼가이드의상기반도체웨이퍼가탑재되지않은빈 슬롯에탑재하거나상기웨이퍼가이드에서상기스토커로재탑재하는더미이송로봇; 및상기반도체웨이퍼와더미웨이퍼가채워진상기웨이퍼가이드를공급받아상기반도체웨이퍼에대한세정공정을수행하는공정챔버를포함할수 있다.

Abstract translation: 根据本发明的实施例的湿式清洁装置可以包括：装载和卸载用于装载伪晶片的储料器的负载单元和用于加载半导体晶片的前开口统一容器（FOUP）; 晶片传送机器人，其通过从加载的FOUP拾取半导体晶片或从晶片引导件重新加载FOUP将半导体晶片装载在晶片引导件上; 从装载的缠绕器拾取虚设晶片的虚拟传送机器人将其装载到未装载晶片引导件的半导体晶片的空槽中，或者重新加载晶片引导件上的缠绕器; 以及处理室，其接收填充有半导体晶片和虚设晶片的晶片引导件，并对半导体晶片执行清洁处理。

公开(公告)号：KR1020150062768A

公开(公告)日：2015-06-08

申请号：KR1020130147755

申请日：2013-11-29

Applicant: 삼성전자주식회사

Inventor： 엄대홍 ,  유동철 ,  김경현 ,  황기현

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7926 ,  H01L27/11543

Abstract: 기판상에층간절연막들및 희생막들을교대로적층하고, 상기층간절연막들및 상기희생막들을관통하여상기기판을노출하는채널홀을형성하고, 상기채널홀의측벽및 상기채널홀 내에노출된기판상에블로킹절연막, 전하저장막, 채널막을순차적으로형성하되, 상기블로킹절연막은제1 블로킹절연막및 제2 블로킹절연막을포함하고, 상기제1 블로킹절연막이노출되도록상기희생막들을선택적으로제거하여갭을형성하고, 상기갭 내에노출된상기제1 블로킹절연막을제거하여, 상기층간절연막들과제2 블로킹절연막사이에제1 블로킹절연막패턴들을형성하고, 및상기갭 내에게이트전극을형성하는것을포함하는반도체메모리소자의제조방법이설명된다.

Abstract translation: 描述了制造半导体存储器件的方法。 它包括在衬底上交替层叠电介质和牺牲层，形成穿透牺牲层并暴露衬底的通道孔，并在通道孔的侧壁上形成阻挡绝缘层，电荷存储层，沟道层，以及 衬底暴露在通道孔中。 阻挡绝缘层包括第一阻挡绝缘层和第二阻挡绝缘层。 为了露出第一阻挡绝缘层，选择性地去除牺牲层以形成间隙。 去除在间隙中暴露的第一阻挡绝缘层，使得在层间电介质和第二阻挡绝缘层之间形成第一阻挡绝缘层图案。 在间隙中形成栅电极。

公开(公告)号：KR1020130059821A

公开(公告)日：2013-06-07

申请号：KR1020110126013

申请日：2011-11-29

Applicant: 삼성전자주식회사

Inventor： 엄대홍 ,  김경현 ,  김광수 ,  양준열 ,  차세호

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/66833 ,  H01L27/11582 ,  H01L29/4234 ,  H01L29/7926 ,  H01L21/823487

Abstract: PURPOSE: Semiconductor memory devices and a method for fabricating the same are provided to prevent the deterioration of electrical properties due to voids by minimizing the generation of the voids in a gate. CONSTITUTION: A mold stack consisting of an insulating layer(110) and a sacrificial layer is formed on a substrate(101). A mold stack includes a vertical channel(140) formed on the substrate. A first space(108) is formed in the edge of the mold stack. A second space(109) is formed in the central part of the mold stack. A gate(160) filling the first and second spaces is formed. An information storage layer(150) is formed between the gate and the vertical channel.

Abstract translation: 目的：提供半导体存储器件及其制造方法，以通过最小化栅极中的空隙的产生来防止由空隙引起的电特性的劣化。 构成：在基板（101）上形成由绝缘层（110）和牺牲层构成的模堆。 模具堆叠包括形成在基板上的垂直通道（140）。 第一空间（108）形成在模具堆叠的边缘中。 第二空间（109）形成在模具堆叠的中心部分。 形成填充第一和第二空间的门（160）。 信息存储层（150）形成在栅极和垂直沟道之间。

公开(公告)号：KR1020100053393A

公开(公告)日：2010-05-20

申请号：KR1020080130438

申请日：2008-12-19

Applicant: 삼성전자주식회사

Inventor： 박임수 ,  김영후 ,  홍창기 ,  이재동 ,  엄대홍 ,  김성준

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L27/0688 ,  H01L21/28282 ,  H01L21/76877 ,  H01L27/11578 ,  H01L27/2463

Abstract: PURPOSE: A method for fabricating a nonvolatile memory device and the nonvolatile memory device fabricated thereby are provided to improve the reliability of the device by preventing the loss of electrical charges. CONSTITUTION: A plurality of layers which is based on materials with different etching selectivity is alternately stacked on a semiconductor substrate(100). An opening passes through the layers. Expansion parts which are expanded from the opening are formed in a horizontal direction to the semiconductor substrate. An electrical charge trapping layer is conformally formed along the surface of the opening and the expanding parts. Patterns(142) of the electrical charge trapping layer are locally formed in the expansion parts.

Abstract translation: 目的：提供一种用于制造非易失性存储器件的方法和由此制造的非易失性存储器件，以通过防止电荷损失来提高器件的可靠性。 构成：基于具有不同蚀刻选择性的材料的多个层交替堆叠在半导体衬底（100）上。 一个开口穿过这些层。 从开口部扩展的膨胀部在与半导体基板的水平方向形成。 电荷捕获层沿着开口的表面和扩展部分共形地形成。 电荷捕获层的图案（142）局部形成在膨胀部分中。

公开(公告)号：KR1020090010809A

公开(公告)日：2009-01-30

申请号：KR1020070074206

申请日：2007-07-24

Applicant: 삼성전자주식회사

Inventor： 엄대홍 ,  홍창기 ,  심우관 ,  김영옥

IPC: H01L21/304

CPC classification number: B08B3/04 ,  B08B3/10 ,  H01L21/67034 ,  H01L21/67051

Abstract: A method for substrate transaction is provided to improve dry characteristic by suppressing generation of a water mark and controlling the rotation speed of a wafer in drying. A method for substrate transaction is comprised of steps: rinsing a substrate surface with hyper-pure water; supplying a dry gas to the substrate and drying it(s30). The substrate is rotated to the low velocity less than 50rpm in drying process. A water film is formed before the dry gas is supplied to the surface of the substrate, and the dry gas is moved to the edge of the substrate while the substrate having the water film.

Abstract translation: 提供了一种基板交易方法，通过抑制水印的产生和控制晶片在干燥中的转速来提高干燥特性。 底物交易的方法包括以下步骤：用超纯水冲洗底物表面; 向基材供应干燥气体并干燥（s30）。 在干燥过程中将基材旋转到低于50rpm的低速。 在将干燥气体供给到基板的表面之前，形成水膜，在具有水膜的基板的同时，将干燥气体移动到基板的边缘。

公开(公告)号：KR101865566B1

公开(公告)日：2018-06-11

申请号：KR1020110091289

申请日：2011-09-08

Applicant: 삼성전자주식회사

Inventor： 김효정 ,  엄대홍 ,  임종흔 ,  표명중 ,  윤병문 ,  김경현

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11573 ,  H01L29/7926

Abstract: 제1 및제2 영역들로구분되는기판상에, 제1 영역에서적어도부분적으로제2 영역보다높은높이를갖는제1 층간절연막을형성한다. 제1 층간절연막상에제1 연마저지막및 제2 층간절연막을순차적으로형성한다. 제1 연마저지막일부가노출될때까지제2 층간절연막상부를평탄화한다. 제2 영역에형성된제1 연마저지막부분및 제1 및제2 층간절연막들부분을제거하여기판상면을노출시킨다. 노출된기판상면에교대로반복적으로적층된제1 절연막패턴및 제1 희생막패턴과, 최상층의상기제1 절연막패턴상에형성된제2 연마저지막패턴을포함하는하부몰드구조물을형성한다. 하부몰드구조물과상기제1 층간절연막사이의공간을매립하는제3 층간절연막패턴을형성한다. 하부몰드구조물상에상부몰드구조물을형성한다.

公开(公告)号：KR1020120111375A

公开(公告)日：2012-10-10

申请号：KR1020110029808

申请日：2011-03-31

Applicant: 삼성전자주식회사

Inventor： 엄대홍 ,  장대현 ,  양준열 ,  차세호 ,  이성수 ,  김경현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11578 ,  H01L21/823487 ,  H01L27/0688 ,  H01L27/11582 ,  H01L29/7926

Abstract: PURPOSE: A 3D semiconductor memory device and a manufacturing method thereof are provided to minimize the etch loss of the top electrode by covering a first outside will of the top electrode using an extension unit of an electrode-dielectric film. CONSTITUTION: An electrode structure includes electrodes(GSE1,GSE2,CE,SSE2,SSE1) and insulating patterns(505a,505nUa,505Ua). The electrodes are repetitively laminated on a substrate(100). The top electrode among the electrodes has a first outside wall and a second outside wall facing each other. A vertical active pattern(520) passes through the electrode structure. An electrode-dielectric film(570) is interposed between a sidewall of the vertical active pattern and each electrode.

Abstract translation: 目的：提供一种3D半导体存储器件及其制造方法，以通过使用电极 - 电介质膜的延伸单元覆盖顶部电极的第一外部部分来最小化顶部电极的蚀刻损耗。 构成：电极结构包括电极（GSE1，GSE2，CE，SSE2，SSE1）和绝缘图案（505a，505nUa，505Ua）。 电极重复层叠在基板（100）上。 电极中的顶部电极具有彼此面对的第一外壁和第二外壁。 垂直有源图案（520）穿过电极结构。 电极 - 电介质膜（570）插入在垂直有源图案的侧壁和每个电极之间。

公开(公告)号：KR1020090116360A

公开(公告)日：2009-11-11

申请号：KR1020080042251

申请日：2008-05-07

Applicant: 삼성전자주식회사

Inventor： 강대혁 ,  김영후 ,  홍창기 ,  이근택 ,  이재동 ,  엄대홍 ,  한정남

IPC: H01L21/28 ,  H01L21/24

CPC classification number: H01L21/76843 ,  H01L21/28518 ,  H01L21/76814 ,  H01L21/76846 ,  H01L21/76855 ,  H01L23/485 ,  H01L27/24 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/00

Abstract: PURPOSE: A method for forming a contact structure and the method for manufacturing a semiconductor device using the same are provided to form a metal oxide silicide layer uniformly by performing a silicidation process and forming a metal layer on a material layer including silicon and oxygen. CONSTITUTION: An insulation layer(106) is formed on an object with a contact region(103). An opening is formed to expose a contact region by etching an insulation layer. A material layer containing the silicon and oxygen is formed in the exposed contact region. A metal layer is formed on the material layer containing the silicon and oxygen. A metal oxide silicide layer(121) is formed on a contact region by reacting the material layer with the metal layer. A conductive layer(124) to fill the opening is formed on the metal oxide silicide layer.

Abstract translation: 目的：提供一种用于形成接触结构的方法和使用其的半导体器件的制造方法，以通过在硅和氧的材料层上进行硅化处理和形成金属层来均匀地形成金属氧化物硅化物层。 构成：在具有接触区域（103）的物体上形成绝缘层（106）。 通过蚀刻绝缘层形成开口以暴露接触区域。 在暴露的接触区域中形成含有硅和氧的材料层。 在含有硅和氧的材料层上形成金属层。 通过使材料层与金属层反应，在接触区域上形成金属氧化物硅化物层（121）。 在金属氧化物硅化物层上形成填充开口的导电层（124）。

公开(公告)号：KR101906406B1

公开(公告)日：2018-12-10

申请号：KR1020110147419

申请日：2011-12-30

Applicant: 삼성전자주식회사

Inventor： 양준열 ,  엄대홍 ,  윤병문 ,  김경현 ,  차세호

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명의 수직 구조의 비휘발성 메모리 소자는 기판 상에 수직 방향으로 연장되어 형성된 반도체층 패턴과, 반도체층 패턴의 일 측벽을 따라서 교대로 적층된 게이트 패턴들 및 층간 절연층 패턴들과, 게이트 패턴들과 반도체층 패턴 사이에 개재되어 형성된 스토리지 구조체를 포함한다. 스토리지 구조체는 반도체층 패턴의 일측벽으로부터 순차적으로 형성된 터널 절연층, 전하 저장층 및 블록킹 절연층으로 구성되고, 블록킹 절연층은 층간 절연층 패턴들의 측벽에서 반도체층 패턴 방향으로 제1 리세스 깊이로 리세스되게 구성된다. 게이트 패턴들은 반도체층 패턴의 일 측벽과 대향하여 위치하는 층간 절연층 패턴들의 측벽에서 반도체층 패턴 방향으로 제1 리세스 깊이보다 큰 제2 리세스 깊이로 리세스되고, 게이트 패턴들의 리세스면은 기판의 표면에 대해 수직하게 구성되어 있다.