반도체 집적 회로 및 그 설계 방법

    公开(公告)号:KR101904417B1

    公开(公告)日:2018-10-08

    申请号:KR1020120033345

    申请日:2012-03-30

    Inventor: 백상훈 서재우

    CPC classification number: G06F17/5081 G06F17/5068

    Abstract: 본발명의기술적사상에따른반도체집적회로의설계방법은복수의반도체소자들중 적어도하나의반도체소자의특성변화를기초로상기적어도하나의반도체소자의너비, 높이, 그리고상기적어도하나의반도체소자와인접한반도체소자사이의스페이스중 적어도하나를변경하도록, 상기적어도하나의반도체소자를표시하는표시레이어를생성하는단계; 및기 제작된레이아웃에상기표시레이어를적용하여상기적어도하나의반도체소자의너비, 높이, 그리고스페이스중 적어도하나가변경된신규라이브러리를생성하는단계를포함한다.

    집적 회로 및 이를 포함하는 반도체 장치
    13.
    发明公开
    집적 회로 및 이를 포함하는 반도체 장치 审中-实审
    集成电路和包括其的半导体器件

    公开(公告)号:KR1020170036420A

    公开(公告)日:2017-04-03

    申请号:KR1020150135554

    申请日:2015-09-24

    Inventor: 이달희 서재우

    Abstract: 다중전압회로를포함하는집적회로및 그집적회로를포함하는반도체장치가개시된다. 본개시의예시적실시예에따른집적회로는적어도하나의블록을포함할수 있고, 블록은블록의에지에배치되고다중전압회로에대응하는적어도하나의단위셀을포함할수 있다. 단위셀은상이한전압들로각각바이어싱되는제1 및제2 웰을포함할수 있고, 제1 및제2 웰은블록의에지로부터이격되어배치될수 있다.

    Abstract translation: 公开了包括多电压电路和包括该集成电路的半导体器件的集成电路。 根据本公开的示例性实施例的集成电路可以包括至少一个块,并且该块可以包括布置在该块的边缘并且对应于多电压电路的至少一个单位单元。 单元单元可以包括第一和第二阱,每个阱以不同的电压偏置,并且第一和第二阱可以与块的边缘间隔开。

    집적 회로 및 표준 셀 라이브러리
    14.
    发明授权
    집적 회로 및 표준 셀 라이브러리 有权
    集成电路和标准单元库

    公开(公告)号:KR101651230B1

    公开(公告)日:2016-09-05

    申请号:KR1020150018867

    申请日:2015-02-06

    Abstract: 본개시는적어도하나의표준셀을포함하는집적회로로서, 적어도하나의표준셀은, 제1 방향으로연장되고제1 방향에수직인제2 방향을따라서로평행하게배치되는복수의핀들, 복수의핀들에평행한제1 셀바운더리라인에인접하고제1 셀바운더리라인으로부터제1 거리만큼이격되도록배치된제1 액티브영역, 및제1 셀바운더리라인에대향하는제2 셀바운더리라인에인접하고제2 셀바운더리라인으로부터제2 거리만큼이격되도록배치된제2 액티브영역을포함하고, 제1 및제2 거리들은각각제1 및제2 액티브영역들상의핀들의개수에관계없이일정하다.

    ECO 셀, 그것의 레이아웃 및 ECO 셀을 포함하는 집적 회로
    17.
    发明公开
    ECO 셀, 그것의 레이아웃 및 ECO 셀을 포함하는 집적 회로 审中-实审
    ECO电池,其布局和包括ECO电池的集成电路

    公开(公告)号:KR1020170047998A

    公开(公告)日:2017-05-08

    申请号:KR1020150148816

    申请日:2015-10-26

    Inventor: 서재우 이달희

    Abstract: ECO(engineering change order) 베이스셀 및 ECO 베이스셀을포함하는집적회로가개시된다. 본개시의예시적실시예에따른집적회로는, 복수의표준셀들, 및적어도하나의 ECO 베이스셀을포함할수 있고, ECO 베이스셀은복수의로직게이트들을포함하는제1 회로에대응하는기능셀의레이아웃에기초하여생성된레이아웃을가질수 있다.

    Abstract translation: 公开了包括工程变更单(ECO)基本单元和ECO基本单元的集成电路。 根据本公开,多个标准单元的一实施例的集成电路,并且可以是ECO基壳中的至少一个,ECO基本单元被对应于第一电路功能单元,包括多个逻辑门 Lt布局。

    집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
    18.
    发明公开
    집적 회로 및 상기 집적 회로의 레이아웃 설계 방법 审中-实审
    集成电路的集成电路和集成电路布局的设计方法

    公开(公告)号:KR1020160039531A

    公开(公告)日:2016-04-11

    申请号:KR1020150085145

    申请日:2015-06-16

    Abstract: 본개시는제1 및제2 셀들을포함하는집적회로의레이아웃설계방법으로서, 제1 바운더리에인접한, 제1 셀내의적어도두 개의패턴들이서로다른컬러들을가지고, 적어도두 개의패턴들의각각과제1 바운더리사이의바운더리스페이스들이서로다르도록, 상기제1 셀을디자인하고, 제1 및제2 셀들이제1 바운더리에서서로인접하도록제1 및제2 셀들을배치한다.

    Abstract translation: 本发明涉及包括第一和第二单元的集成电路的布局设计方法。 与第一边界相邻的第一单元中的至少两个图案具有彼此不同的颜色。 第一单元被设计成确保两个图案和第一边界中的每一个之间的边界空间彼此不同,并且第一和第二单元被布置成在第一边界中彼此相邻。 本发明的目的是提供一种具有简化设计的集成电路。

    집적 회로 및 표준 셀 라이브러리
    19.
    发明公开
    집적 회로 및 표준 셀 라이브러리 有权
    集成电路和标准单元库

    公开(公告)号:KR1020160023538A

    公开(公告)日:2016-03-03

    申请号:KR1020150018867

    申请日:2015-02-06

    CPC classification number: H01L23/4951 H01L25/0652 H01L25/0655

    Abstract: 본개시는적어도하나의표준셀을포함하는집적회로로서, 적어도하나의표준셀은, 제1 방향으로연장되고제1 방향에수직인제2 방향을따라서로평행하게배치되는복수의핀들, 복수의핀들에평행한제1 셀바운더리라인에인접하고제1 셀바운더리라인으로부터제1 거리만큼이격되도록배치된제1 액티브영역, 및제1 셀바운더리라인에대향하는제2 셀바운더리라인에인접하고제2 셀바운더리라인으로부터제2 거리만큼이격되도록배치된제2 액티브영역을포함하고, 제1 및제2 거리들은각각제1 및제2 액티브영역들상의핀들의개수에관계없이일정하다.

    Abstract translation: 公开了一种生成集成电路布局的方法,其包括通过提供与第一单元边界线相邻的第一有源区来形成标准单元。 第一有效区域与第一细胞边界线隔开第一距离。 第二活动区域被设置成与第二单元边界线相邻。 第二细胞边界线与第一细胞边界线相反。 第二有效区域与第二细胞边界线间隔第二距离。 翅片形成在第一和第二活动区域上。 翅片在第一方向上延伸并且在基本上垂直于第一方向的第二方向上彼此平行。 第一个细胞边界线平行于翅片。 当第一和第二有效区域上的多个翅片改变时,第一距离和第二距离保持恒定。

    집적 회로를 설계하기 위한 방법 및 프로그램
    20.
    发明公开
    집적 회로를 설계하기 위한 방법 및 프로그램 审中-实审
    设计集成电路的方法与程序

    公开(公告)号:KR1020160014505A

    公开(公告)日:2016-02-11

    申请号:KR1020140170825

    申请日:2014-12-02

    Abstract: 집적회로를설계하는방법이개시된다. 본발명의예시적실시예에따른방법은, 복수의제1 표준셀들로서집적회로를정의하는입력데이터를수신하는단계, 복수의제1 표준셀들보다높은수율을제공하는레이아웃을가지는적어도하나의제2 표준셀을준비하는단계, 집적회로에포함된제1 표준셀들중 적어도하나를대응되는제2 표준셀로서교체하는단계, 및제2 표준셀을포함하는집적회로를정의하는출력데이터를생성하는단계를포함할수 있고, 서로대응하는제1 및제2 표준셀은동일한기능및 동일한레이아웃풋프린트를가질수 있다.

    Abstract translation: 公开了用于设计集成电路的方法和程序。 根据本发明的示例性实施例的方法可以包括:接收使用第一标准单元定义集成电路的输入数据的步骤; 制备具有提供比第一标准单元更高产量的布局的至少一个第二标准单元的步骤; 将集成电路中包括的第一标准单元中的至少一个替换为相应的第二标准单元的步骤; 以及生成定义包括第二标准单元的集成电路的输出数据的步骤。 彼此对应的第一和第二单元可以具有相同的功能和相同的布局尺寸。

Patent Agency Ranking