-
公开(公告)号：KR1020080060086A
公开(公告)日：2008-07-01
申请号：KR1020060134184
申请日：2006-12-26
Applicant: 삼성전자주식회사
IPC: G02F1/1345 , H05K1/14 , G02F1/1333
CPC classification number: G02F1/13452 , H05K1/14 , H05K3/32 , H05K2201/05
Abstract: A display device is provided to reduce the entire size of the display device in comparison to a display screen by reducing the entire length of a connection PCB and to enhance the image quality of the display device. A display panel(50) displays images. A support member(71) supports an edge of the display panel. A driving PCB(Printed Circuit Board)(40) is disposed to face the rear of the display panel. A connection PCB(30) surrounds one side of the support member to connect the display panel with the driving PCB. In both sides of the connection PCB facing each other as leaving a space for the support member, circuit devices(35) are respectively mounted.
Abstract translation: 提供了一种显示装置，通过减少连接PCB的整个长度并提高显示装置的图像质量，与显示屏相比，可以减小显示装置的整体尺寸。 显示面板（50）显示图像。 支撑构件（71）支撑显示面板的边缘。 驱动PCB（印刷电路板）（40）被布置成面向显示面板的后部。 连接PCB（30）围绕支撑构件的一侧，以将显示面板与驱动PCB连接。 在连接PCB的两侧彼此面对留下用于支撑构件的空间的情况下，分别安装电路装置（35）。
-
公开(公告)号：KR1020070018164A
公开(公告)日：2007-02-14
申请号：KR1020050072557
申请日：2005-08-09
Applicant: 삼성전자주식회사
IPC: H01R12/77
Abstract: 본 발명은 단말기 적소에 형성되는 이어잭 홀에 이어잭을 삽입하여 전기적으로 접속시키기 위한 구조에 관한 것으로서, 상기 단말기 내부의 메인 바디 측면에서 상기 이어잭 홀과 상응하도록 다수의 접속 단자를 포함하는 가요성 인쇄회로가 수직하게 설치되며, 상기 이어잭은 장착면 적소에 다수의 돌출 단자가 설치되어, 상기 이어잭 홀에 슬라이딩 방식으로 장착되어 상기 가요성 인쇄회로의 접속 단자에 상기 돌출 단자가 전기적으로 접속되도록 하여, 소켓이 설치되는 공간을 활용하여 메인 보드의 부품 실장 공간이 확대되어 타 부품 실장에 따른 단말기 부피 증가의 단점을 배제시킬 수 있다.
단말기, 이어잭, 이어잭 홀, 가이드 슬릿, 가이드 돌기, 슬라이딩-
公开(公告)号：KR100605951B1
公开(公告)日：2006-08-02
申请号：KR1020030070432
申请日：2003-09-30
Applicant: 삼성전자주식회사
IPC: H04B1/40
CPC classification number: H04M1/274566 , H04M1/72522 , H04M1/72583
Abstract: 본 발명은 이동통신단말기에 있어서, 세계 각 나라의 국가번호와 해당 국가의 지역번호 및 국제전화 사업자 번호를 저장하는 저장부와, 사용자에 의해 국가번호 검색을 위한 메뉴가 선택되면 상기 저장부로부터 세계 각 나라의 국가번호와 해당 국가의 지역번호 및 국제전화 사업자 번호를 디스플레이하여 원하는 번호를 사용자로부터 선택받은 후 전화번호 입력창을 생성하여 사용자에 의해 선택된 국제전화사업자의 서비스 번호, 국가번호 및 지역번호를 차례대로 표시한 후 사용자로부터의 전화번호 입력을 대기하는 제어부를 포함한다.
이동통신단말기, 국가 번호-
公开(公告)号：KR100583732B1
公开(公告)日：2006-05-26
申请号：KR1020050001307
申请日：2005-01-06
Applicant: 삼성전자주식회사
IPC: H01L21/8242
Abstract: 보호막 패턴을 구비하는 디램 소자의 형성 방법 및 이에 의해 형성된 디램 소자를 개시한다. 이 방법에 따르면, 반도체 기판 상에 제 1 층간절연막을 형성한다. 상기 제 1 층간절연막을 관통하여 상기 반도체 기판과 접하는 콘택 패드를 형성한다. 상기 제 1 층간절연막 상에 상기 콘택 패드와 접하지 않는 비트라인을 형성한다. 제 2 층간절연막을 형성하고 평탄화하여 상기 비트라인 상부를 노출시킨다. 상기 결과물의 전면 상에 보호막을 형성한다. 상기 보호막 상에 희생막을 형성한다. 이웃하는 두개의 비트라인들 사이에서 상기 희생막, 상기 보호막 및 상기 제 2 층간절연막을 패터닝하여, 상기 콘택 패드를 노출시키는 하부전극콘택홀을 형성한다. 그리고, 도전막을 형성하고 평탄화하여 상기 하부전극 콘택홀을 채우는 하부전극 콘택 플러그를 형성한다.
디램 소자Abstract translation: 它公开了一种动态随机存取存储器设备和方法，其是由具有保护膜图案形成的动态随机存取存储器设备的形成。 根据该方法，第一层间的半导体衬底上的绝缘膜。 穿过第一层间绝缘膜通过形成与半导体衬底接触的接触垫。 以形成位线不接触与所述接触垫在所述第一层间绝缘膜。 上述位线的暴露的上部分，以形成第二层间绝缘膜和平坦化。 为了形成得到的产品的前表面上的保护膜。 上形成保护膜的牺牲膜。 和相邻的两个位线之间的牺牲层，并图案化保护膜的第二层间绝缘膜，从而形成用于暴露接触焊盘下电极的接触孔。 然后，导电膜，并平坦化以形成下部电极接触插塞以填充下电极的接触孔。
-
公开(公告)号：KR1020050029680A
公开(公告)日：2005-03-28
申请号：KR1020040068386
申请日：2004-08-30
Applicant: 삼성전자주식회사
IPC: H04B1/40
CPC classification number: H04M1/72569 , H04M1/72552 , H04M1/72583 , H04M2250/12 , H04W4/14
Abstract: A mobile communication terminal supplying UV(Ultraviolet) information and a method thereof are provided to detects a UV index from an electric signal provided from a UV sensor, and to read UV information corresponding to the detected UV index, thereby informing a user of the read UV information. A UV sensor(70) senses UV rays, and generates an electric signal in proportion to a quantity of the sensed UV rays. A memory(40) stores UV information in accordance with a UV index. A controller(10) detects the UV index from the electric signal provided from the UV sensor(70), reads the UV information corresponding to the detected UV index from the memory(40), and informs a user of the read UV information.
Abstract translation: 提供提供UV（紫外线）信息的移动通信终端及其方法，以从UV传感器提供的电信号中检测UV指数，并读取与所检测到的UV指数对应的UV信息，从而向用户通知读取 UV信息。 UV传感器（70）感测紫外线，并且与感测的紫外线的量成比例地产生电信号。 存储器（40）根据UV指数存储UV信息。 控制器（10）根据从UV传感器（70）提供的电信号检测UV指数，从存储器（40）读取与检测到的UV指数对应的UV信息，并向用户通知所读取的UV信息。
-
Patent Agency Ranking
公开(公告)号：KR1020050026138A
公开(公告)日：2005-03-15
申请号：KR1020030063099
申请日：2003-09-09
Applicant: 삼성전자주식회사
Abstract: A settlement system using a mobile communication terminal and an RFID(Radio Frequency ID), and a method thereof are provided to offer convenience to a user buying articles by completing settlement in a short time, build a shop at a lower expense, and reduce a personnel expense for hiring a casher. A mobile phone(100) reads/transmits user information including a number allotted in a local wireless communication environment and the RFID of the article, receives/displays price of the article matched with the read RFID, and transmits a purchase selection signal of the article. A host(700) registers the received user information, calculates/stores/transmits price matched with the received RFID to the mobile phone, and transmits settlement request information by receiving the purchase selection signal from the mobile phone. A mobile communication provider(800) generates settlement preparation information for requesting settlement approval to the mobile phone if the settlement request information is received from the host, and processes settlement and transmits settlement completion information to the host if an approval signal is received from the mobile phone.
Abstract translation: 提供使用移动通信终端和RFID（Radio Frequency ID）的结算系统及其方法，以便在用户通过在短时间内完成结算来购买商品的方便，以较低的费用建立商店，并减少 招聘人员的人事费用。 移动电话（100）读取/发送包括在本地无线通信环境中分配的号码和物品的RFID的用户信息，接收/显示与读取的RFID匹配的物品的价格，并发送该物品的购买选择信号 。 主机（700）将接收到的用户信息进行登记，将与接收的RFID匹配的价格计算/存储/发送给移动电话，并通过从移动电话接收购买选择信号来发送结算请求信息。 如果从主机接收到结算请求信息，移动通信提供商（800）生成用于请求结算许可的结算准备信息，并且如果从移动台接收到批准信号，则处理结算并将结算完成信息发送给主机 电话。
-
公开(公告)号：KR1020040108501A
公开(公告)日：2004-12-24
申请号：KR1020030039242
申请日：2003-06-17
Applicant: 삼성전자주식회사
IPC: H01L21/8239
Abstract: PURPOSE: A method of manufacturing a semiconductor device is provided to obtain securely a predetermined shape and a stable electrical resistance from a resistor structure by using a storage node contact plug as the resistor structure. CONSTITUTION: A semiconductor substrate(100) includes a cell array region(C) and a peripheral region(D). Landing pads(130) are formed on the substrate within the cell array region. A pad interlayer dielectric(135) is formed thereon. Bit line structures(150) and at least one bit line pattern(153) are formed on the pad interlayer dielectric within the cell array region and the peripheral region, respectively. The bit line structure of the cell array region and the bit line pattern of the peripheral region are composed of a bit line(140) and a bit line capping pattern(145). A bit line interlayer dielectric(160) is formed thereon. A plurality of BC contact holes for exposing the landing pads to the outside are formed within the cell array region and a plurality of resistor contact holes(168) for exposing the bit line pattern to the outside are simultaneously formed within the peripheral region. Storage node contact plugs(170) are filled in the BC contact holes and the resistor contact holes, respectively.
Abstract translation: 目的：提供一种制造半导体器件的方法，通过使用存储节点接触插塞作为电阻器结构，可靠地获得来自电阻器结构的预定形状和稳定的电阻。 构成：半导体衬底（100）包括电池阵列区域（C）和外围区域（D）。 着陆垫（130）形成在电池阵列区域内的衬底上。 在其上形成衬垫层间电介质（135）。 位线结构（150）和至少一个位线图案（153）分别形成在电池阵列区域和外围区域中的焊盘层间电介质上。 单元阵列区域的位线结构和周边区域的位线图案由位线（140）和位线封盖图案（145）组成。 在其上形成位线层间电介质（160）。 在单元阵列区域内形成有用于将着陆焊盘暴露于外部的多个BC接触孔，并且在周边区域内同时形成用于将位线图案暴露于外部的多个电阻器接触孔（168）。 存储节点接触插头（170）分别填充在BC接触孔和电阻器接触孔中。
-
公开(公告)号：KR1020020052512A
公开(公告)日：2002-07-04
申请号：KR1020000081808
申请日：2000-12-26
Applicant: 삼성전자주식회사
Inventor： 서정우
IPC: H01L23/02
CPC classification number: H01L2224/16225 , H01L2224/73204 , H01L2224/73253 , H01L2924/16152
Abstract: PURPOSE: A flip chip package using a metal lid including an internal sealing area is provided to control thickness of a thermal interface material which is inserted between a metal lid and a semiconductor chip. CONSTITUTION: A flip chip package includes a semiconductor chip(110), a substrate(130), a thermal interface material(150), and a metal lid(160). The semiconductor chip(110) is mounted on an upper surface(132) of the substrate(130) by a flip bonding method. A bump(112) is inserted between an active surface and an upper surface(132) of the substrate(130). External connection terminals(140) such as pins are projected from a lower face of the substrate(130). Each external connection terminal(140) is connected electrically with bump pads of the semiconductor chip(110). A region in which the bumps(112) are inserted is sealed by a molding resin(120). An upper face of the substrate(130) is covered by a metal lid(160). The metal lid(160) is formed with sidewalls(162) and a cover(164). The thermal interface material(150) is inserted between the cover(164) and the semiconductor chip(110).
Abstract translation: 目的：提供使用包括内部密封区域的金属盖的倒装芯片封装，以控制插入在金属盖和半导体芯片之间的热界面材料的厚度。 构成：倒装芯片封装包括半导体芯片（110），基板（130），热界面材料（150）和金属盖（160）。 半导体芯片（110）通过翻转接合方法安装在基板（130）的上表面（132）上。 凸起（112）插入在基板（130）的有效表面和上表面（132）之间。 诸如引脚的外部连接端子（140）从基板（130）的下表面突出。 每个外部连接端子（140）与半导体芯片（110）的凸点焊盘电连接。 突起（112）插入的区域被模制树脂（120）密封。 基板（130）的上表面被金属盖（160）覆盖。 金属盖（160）形成有侧壁（162）和盖（164）。 热界面材料（150）插入在盖（164）和半导体芯片（110）之间。
-
公开(公告)号：KR100185514B1
公开(公告)日：1999-03-20
申请号：KR1019960029489
申请日：1996-07-20
Applicant: 삼성전자주식회사
IPC: H01L23/28
CPC classification number: H01L2224/73204
Abstract: 본 발명은 반도체 칩의 전극 패드 상에 산화 방지를 위하여 형성된 금도금층, 상기 금도금층의 상면이 노출되도록 하여 상기 반도체 칩의 상면에 형성된 폴리이미드층, 상기 금도금층의 상면과 일측이 접촉되어 있는 비아 홀, 상기 비아 홀이 형성되어 있는 상기 폴리이미드층에 형성된 금속 패드, 그리고 상기 금속 패드의 상면에 형성된 도금층을 갖는 것을 특징으로 하는 칩 스케일 패키지와 그 제조 방법을 제공함으로써, 별도의 기판을 사용하지 않고 웨이퍼 상태에서 칩 스케일 패키지 제조 공정을 완성함으로써, 공수 및 원가 절감과 함께 대량생산에 쉽게 적용될 수 있는 효과를 나타내는 것을 특징으로 한다.
-
公开(公告)号：KR100174983B1
公开(公告)日：1999-02-01
申请号：KR1019960015464
申请日：1996-05-10
Applicant: 삼성전자주식회사
IPC: H01L23/18
CPC classification number: H01L24/27 , H01L23/4951 , H01L24/06 , H01L24/48 , H01L24/743 , H01L2224/04042 , H01L2224/05599 , H01L2224/06136 , H01L2224/32245 , H01L2224/48091 , H01L2224/4826 , H01L2224/73215 , H01L2224/73265 , H01L2224/83101 , H01L2224/83192 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01082 , H01L2924/14 , H01L2924/181 , H01L2924/351 , H01L2224/45099 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/85399
Abstract: 본 발명은 리드 프레임의 내부 리드 상에 반도체 칩을 실장시키는 반도체 칩 패키지의 제조 공정에 있어서, 상기 내부 리드들의 말단부가 서로 연결되어 있고, 각 내부 리드들간의 간격이 일정하게 유지되도록 복수 개의 더미 리드들을 포함하고 있으며, 최외각의 내부 리드들은 다른 내부 리드들보다 큰 폭을 갖도록 설계된 리드 프레임 준비 단계와, 상기 리드 프레임의 내부 리드 하면에 유체 상태의 접착제를 도포시키는 접착제 도포 단계와, 도포된 상기 접착제를 경화시키는 건조 단계와, 열압착 수단으로 상기 반도체 칩을 상기 접착제가 도포된 상기 리드 프레임의 하면에 열압착 시키는 열압착 단계를 구비하는 것을 특징으로 하는 반도체 칩 실장 방법 및 그에 이용되는 리드 프레임에 관한 것으로, 접착 부분의 크기 및 두께의 제어가 가능하여 � �키지 내로의 흡습량을 감소시켜 신뢰성을 향상시킬 수 있으며, 접착 테이프를 사용하는 것에 비해 원가를 크게 절감시키는 효과를 나타낸다.
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.024 seconds)
