公开(公告)号：KR101759645B1

公开(公告)日：2017-08-01

申请号：KR1020100133494

申请日：2010-12-23

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  박문한 ,  도진호 ,  송문균

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/2255 ,  H01L21/26506 ,  H01L29/167 ,  H01L29/4966

Abstract: 반도체장치가제공된다. 본발명에따른반도체장치는기판내에배치되어, 활성부를정의하는소자분리패턴, 상기기판상에상기활성부를가로지르는게이트패턴, 상기게이트패턴의양 측벽들에인접한상기활성부내의한 쌍의도핑영역들및 상기활성부의상부영역(Upper region)내에배치되는확산억제원소주입영역을포함하되, 상기게이트패턴은고 유전물질을포함하는유전패턴, 도전성금속또는금속질화물을포함하는제1 도전패턴및 반도체물질을포함하는제2 도전패턴을포함하고, 상기유전패턴의최상부면은상기제1 도전패턴의최하부면과동일하거나더 낮은레벨에위치할수 있다.

公开(公告)号：KR1020170024221A

公开(公告)日：2017-03-07

申请号：KR1020150118992

申请日：2015-08-24

Applicant: 삼성전자주식회사

Inventor： 유동수 ,  김원홍 ,  송문균 ,  이민주 ,  최수정

IPC: H01L21/324 ,  H01L29/423 ,  H01L29/40 ,  H01L29/66 ,  H01L29/78

CPC classification number: H01L29/401 ,  H01L21/3105 ,  H01L21/32105 ,  H01L21/441 ,  H01L21/762 ,  H01L29/4236 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66795 ,  H01L29/7848

Abstract: 본발명은반도체소자의제조방법에관한것으로, 보다상세하게는기판상부에활성패턴을정의하는소자분리막들을형성하는것; 상기활성패턴을가로지르는희생게이트패턴, 및이의양 측벽들을덮는한 쌍의스페이서들을형성하는것; 상기활성패턴과상기스페이서들을덮는층간절연막을형성하는것; 상기희생게이트패턴을제거하여, 상기스페이서들에의해정의되는게이트트렌치를형성하는것; 상기게이트트렌치에의해노출된상기활성패턴의일 영역상에게이트유전막을형성하는것; 제1 열처리공정을수행하여, 상기층간절연막내의불순물을제거하는것; 상기게이트유전막상에제2 열처리공정을수행하는것, 상기제2 열처리공정은상기제1 열처리공정보다더 높은온도에서수행되고; 및상기게이트트렌치를채우는게이트전극을형성하는것을포함한다. 상기제1 열처리공정은 1기압보다낮은압력에서수행된다.

Abstract translation: 形成半导体器件的方法包括在有源图案上形成牺牲栅极图案，在牺牲栅极图案的相对侧壁上形成间隔物，在有源图案和间隔物上形成层间绝缘层，去除牺牲栅极图案以形成 栅极沟槽，其暴露有源图案的区域，在由栅极沟槽暴露的有源图案的区域上形成栅极电介质层，在小于1atm的压力下进行第一热处理以去除层间绝缘层中的杂质 在大于第一热处理的温度的温度下对栅介质层进行第二热处理，以及在栅沟中形成栅电极。

公开(公告)号：KR101674398B1

公开(公告)日：2016-11-10

申请号：KR1020100074878

申请日：2010-08-03

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/4966

Abstract: 반도체소자의제조방법에서, 제1 영역및 제2 영역을갖는기판상에고유전물질을포함하는게이트절연막을형성한다. 제2 영역상의게이트절연막부분상에제1 금속을포함하는확산방지막을형성한다. 게이트절연막및 확산방지막상에확산막을형성한다. 기판을열처리하여확산막의성분을제1 영역상의게이트절연막부분으로확산시킨다. 확산막의잔류부분을제거한다. 게이트절연막및 확산방지막상에제2 금속을포함하는게이트전극막을형성한다. 상기반도체소자는금속을포함하는확산방지막을 PMOS 영역에만형성하므로, 우수한동작특성을갖는다.

公开(公告)号：KR1020130126029A

公开(公告)日：2013-11-20

申请号：KR1020120049765

申请日：2012-05-10

Applicant: 삼성전자주식회사

Inventor： 원석준 ,  오영묵 ,  송문균 ,  송민우 ,  조남규

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6656 ,  H01L21/28008 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/823456 ,  H01L21/823468 ,  H01L21/823481 ,  H01L27/088 ,  H01L27/092 ,  H01L29/6653 ,  H01L29/66553

Abstract: A semiconductor element is provided. A first gate dielectric layer, a first bottom gate electrode, and a first top gate electrode are stacked on the first region of a substrate in order. A second gate dielectric layer, a second bottom gate electrode, and a second top gate electrode are stacked on the second region of the substrate in order. A fist spacer and a third spacer which cover the side wall of the first top gate electrode in order are provided, and a second spacer and a fourth spacer which cover the side wall of the second top gate electrode in order are provided. The side wall of the first bottom gate electrode is in contact with the third spacer.

Abstract translation: 提供半导体元件。 第一栅极介电层，第一底部栅极电极和第一顶部栅电极依次层叠在基板的第一区域上。 第二栅极电介质层，第二底部栅极电极和第二顶部栅电极依次层叠在基板的第二区域上。 提供了覆盖第一顶栅电极的侧壁的第一间隔件和第三间隔件，并且提供了依次覆盖第二顶栅电极的侧壁的第二间隔件和第四间隔件。 第一底栅极的侧壁与第三间隔物接触。

公开(公告)号：KR1020110084733A

公开(公告)日：2011-07-26

申请号：KR1020100004447

申请日：2010-01-18

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  김명선 ,  정회성 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

Abstract: PURPOSE: Semiconductor devices with MOS transistors which optimized channel regions and manufacturing methods thereof are provided to form an upper semiconductor pattern by a silicon film and form a lower semiconductor pattern by a silicon-germanium film, thereby reducing the threshold voltage of a PMOS transistor. CONSTITUTION: A semiconductor device is formed on a fixed area of a semiconductor substrate and includes a device separation film(14) which defines an active area. The active area includes an inclined edge surface(9e). A semiconductor epitaxial pattern is covered on the upper center and the edge of the active area. A gate pattern crosses the upper part of the semiconductor epitaxial pattern.

Abstract translation: 目的：提供具有优化沟道区域的MOS晶体管的半导体器件及其制造方法，以通过硅膜形成上半导体图案，并通过硅 - 锗膜形成下半导体图案，从而降低PMOS晶体管的阈值电压。 构成：半导体器件形成在半导体衬底的固定区域上，并且包括限定有源区的器件分离膜（14）。 有源区域包括倾斜边缘表面（9e）。 半导体外延图案被覆盖在有效区域的上中心和边缘上。 栅极图案与半导体外延图案的上部相交。

公开(公告)号：KR1020160080923A

公开(公告)日：2016-07-08

申请号：KR1020140193004

申请日：2014-12-30

Applicant: 삼성전자주식회사

Inventor： 이민주 ,  김원홍 ,  송문균 ,  유동수 ,  최수정

IPC: H01L21/205 ,  H01L21/02

CPC classification number: H01L21/28194 ,  C23C16/45544 ,  C23C16/4584 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02205 ,  H01L21/0228 ,  H01L21/205 ,  H01L21/02 ,  H01L21/2053

Abstract: 막형성방법에서, 챔버내에기판을로딩하여기준각도로배치시키고, 기판의제1 가장자리로부터소스가스를제공하고, 챔버를퍼지(purge)하고, 기판의제1 가장자리로부터반응가스를제공하고, 챔버를퍼지하는것을포함하는하나의싸이클(cycle)을 n회(n은 1보다큰 자연수) 수행하고, 그리고기판을기준각도에서 x도만큼회전시킨상태에서, 싸이클을 m회(m은 n보다작은자연수) 수행한다.

Abstract translation: 一种用于形成层的方法包括：通过将衬底加载在腔室内来将衬底布置在参考角度; 从所述衬底的第一边缘提供源气体; 清洗室; 从所述基板的第一边缘提供反应气体; 执行一个循环，包括净化室n次（n是大于1的自然数）。 并且在以基准角转动x度的基板的同时执行周期m次（m是小于n的自然数）。

公开(公告)号：KR1020160026486A

公开(公告)日：2016-03-09

申请号：KR1020140115483

申请日：2014-09-01

Applicant: 삼성전자주식회사

Inventor： 김원홍 ,  송문균 ,  이민주 ,  정형석

IPC: H01L21/336 ,  H01L21/324 ,  H01L29/78

CPC classification number: H01L29/511 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/823821 ,  H01L21/823842 ,  H01L27/0924 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/7848

Abstract: 반도체장치의제조방법이제공된다. 반도체장치의제조방법은, 기판상에인터페이스막을형성하고, 인터페이스막상에제1 유전율을갖는제1 게이트절연막을형성하고, 제1 게이트절연막상에제1 유전율보다작은제2 유전율을갖는제2 게이트절연막을형성하고, 기판을어닐링하고, 기판을어닐링한후, 제1 및제2 게이트절연막을질화(nidridation)시키고, 제1 및제2 게이트절연막을질화시킨후, 제1 및제2 게이트절연막상에일함수조절막을형성하고, 일함수조절막상에메탈게이트전극을형성하는것을포함하되, 일함수조절막과메탈게이트전극중 적어도하나는알루미늄(Al)을포함한다.

Abstract translation: 提供一种制造半导体器件的方法。 制造半导体器件的方法包括以下步骤：在衬底上形成界面层; 在所述界面层上形成具有第一介电常数的第一栅绝缘层; 在所述第一栅极绝缘层上形成具有小于所述第一介电常数的第二介电常数的第二栅极绝缘层; 退火基板; 在对衬底退火之后氮化第一和第二栅极绝缘层; 在对所述第一和第二栅极绝缘层进行氮化之后，在所述第一和第二栅极绝缘层上形成功函数控制层; 以及在功函数控制层上形成金属栅电极。 来自功函数控制层和金属栅电极的至少一个包括铝（Al）。 因此，制造半导体器件的方法提高了性能和操作可靠性。

公开(公告)号：KR101576203B1

公开(公告)日：2015-12-11

申请号：KR1020100004447

申请日：2010-01-18

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  김명선 ,  정회성 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

Abstract: 모스트랜지스터들을구비하는반도체소자가제공된다. 상기반도체소자는반도체기판의소정영역에형성되어활성영역을한정하는소자분리막을구비한다. 상기활성영역은 (100) 결정면(crystal plane)의중심상면(central top surface) 및상기중심상면으로부터상기소자분리막을향하여연장하는경사진가장자리표면(inclined edge surface)을갖는다. 상기활성영역의상기중심상면및 상기가장자리표면은반도체에피택시얼패턴으로덮여진다. 상기반도체에피택시얼패턴은상기중심상면에평행한 (100) 결정면의평평한상면및 상기평평한상면에실질적으로수직한(perpendicular) 측벽을구비한다. 상기반도체에피택시얼패턴의상부를가로지르도록게이트패턴이배치된다. 상기반도체소자의제조방법들또한제공된다.

公开(公告)号：KR1020120071803A

公开(公告)日：2012-07-03

申请号：KR1020100133494

申请日：2010-12-23

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  박문한 ,  도진호 ,  송문균

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/2255 ,  H01L21/26506 ,  H01L29/167 ,  H01L29/4966

Abstract: PURPOSE: A semiconductor device is provided to minimize the increase of a threshold voltage in a semiconductor device by minimizing the non-uniformity of the concentration of a diffusion control element within a channel region. CONSTITUTION: An element isolation pattern defining an active part(103) is formed within a substrate(100). A gate pattern(120) extended across the active part in a second direction is formed on the substrate. The gate pattern includes an inheritance pattern(121a), a first conductive pattern(123a), and a second conductive pattern(125a). A pair of doped regions(107) separated from each other are formed within the active part. An injection region(105) of a diffusion control element is formed within an upper region of the active part.

Abstract translation: 目的：提供一种半导体器件，用于通过使扩散控制元件在沟道区域内的浓度的不均匀性最小化来最小化半导体器件中阈值电压的增加。 构成：在衬底（100）内形成限定有源部分（103）的元件隔离图案。 在基板上形成在第二方向上延伸穿过有源部分的栅极图案（120）。 栅极图案包括继承图案（121a），第一导电图案（123a）和第二导电图案（125a）。 在有源部分内形成彼此分离的一对掺杂区域（107）。 扩散控制元件的注入区域（105）形成在有源部分的上部区域内。

公开(公告)号：KR1020120012705A

公开(公告)日：2012-02-10

申请号：KR1020100074878

申请日：2010-08-03

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/4966

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to eliminate a remaining part of a diffusion film, thereby improving working speed of a transistor. CONSTITUTION: A gate insulating film including high dielectric materials is arranged on a substrate(100) which includes a first region(I) and a second region(II). A diffusion barrier film including a first metal is arranged on the second region of the gate insulating film. A diffusion film is arranged on the gate insulating film and the diffusion barrier film. The components of the diffusion film are diffused to the first region of the gate insulating film. A remaining portion of the diffusion film is removed. A gate electrode film which includes a second metal is arranged on the diffusion barrier film and the gate insulating film.

Abstract translation: 目的：提供半导体器件及其制造方法以消除扩散膜的剩余部分，从而提高晶体管的工作速度。 构成：包括高介电材料的栅极绝缘膜布置在包括第一区域（I）和第二区域（II）的基板（100）上。 包括第一金属的扩散阻挡膜布置在栅极绝缘膜的第二区域上。 扩散膜设置在栅极绝缘膜和扩散阻挡膜上。 扩散膜的成分扩散到栅极绝缘膜的第一区域。 去除扩散膜的剩余部分。 包括第二金属的栅极电极膜设置在扩散阻挡膜和栅极绝缘膜上。