公开(公告)号：KR102238444B1

公开(公告)日：2021-04-09

申请号：KR1020170031294A

申请日：2017-03-13

Applicant: 삼성전자주식회사

Inventor： 황윤태 ,  송문균 ,  조남규 ,  이규민 ,  최수정 ,  하용호 ,  현상진

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/82345 ,  H01L21/823462

Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 제1 및 제2 영역을 포함하는 기판, 제1 영역의 기판 상에 배치되는 제1 인터페이스막, 제2 영역의 기판 상에 배치되는 제2 인터페이스막, 제1 및 제2 인터페이스막 상에 배치되는 유전막, 제1 영역의 유전막 상에 배치되는 제1 금속막, 및 제2 영역의 유전막 상에 배치되는 제2 금속막을 포함하고, 제1 및 제2 인터페이스막은 기판의 산화물을 포함하고, 제1 및 제2 금속막은 서로 다른 물질을 포함하고, 제1 및 제2 인터페이스막은 서로 다른 두께를 갖는다.

公开(公告)号：KR101934829B1

公开(公告)日：2019-03-18

申请号：KR1020120117831

申请日：2012-10-23

Applicant: 삼성전자주식회사

Inventor： 원석준 ,  김원홍 ,  송문균 ,  정형석

IPC: H01L21/336 ,  H01L29/78

公开(公告)号：KR1020170014559A

公开(公告)日：2017-02-08

申请号：KR1020150108149

申请日：2015-07-30

Applicant: 삼성전자주식회사

Inventor： 김원홍 ,  유동수 ,  이민주 ,  송문균 ,  최수정

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/36

CPC classification number: H01L21/823431 ,  H01L21/02057 ,  H01L21/0214 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02332 ,  H01L21/28158 ,  H01L21/3003 ,  H01L21/306 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/3221 ,  H01L21/3247 ,  H01L21/76 ,  H01L21/823462 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/7854

Abstract: 집적회로소자는핀형활성영역의상면및 양측벽을덮는게이트절연막과, 게이트절연막을덮는게이트전극과, 핀형활성영역과게이트절연막과의사이의계면을따라형성된수소원자층을포함한다. 집적회로소자를제조하기위하여, 예비핀형활성영역을형성하고, 예비핀형활성영역의양 측벽하부를덮는절연막을형성한후, 예비핀형활성영역의노출된부분을수소분위기에서어닐링하여평활도가증가된외측표면을가지는핀형활성영역과, 핀형활성영역의외측표면을덮는수소원자층을형성한다. 핀형활성영역의상면및 양측벽을덮는게이트절연막과게이트전극을형성한다.

Abstract translation: 集成电路器件可以包括覆盖鳍状有源区的顶表面和相对侧壁的栅极绝缘层，覆盖栅极绝缘层的栅极电极和沿着鳍状有源区域和 栅极绝缘层。 集成电路器件的制造方法可以包括：形成覆盖预备翅片状有源区域的下部的绝缘层，通过使初步的翅片状有源区域的上部退火而形成具有外表面的翅片状有源区域，其具有增加的平滑度 在氢气氛中形成翅片形有源区，形成覆盖鳍状有源区的外表面的氢原子层。 可以形成栅绝缘层和栅电极以覆盖鳍状有源区的顶表面和相对侧壁。

公开(公告)号：KR1020140032716A

公开(公告)日：2014-03-17

申请号：KR1020120099363

申请日：2012-09-07

Applicant: 삼성전자주식회사

Inventor： 김원홍 ,  송문균 ,  원석준

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/088 ,  H01L21/28008 ,  H01L21/823807 ,  H01L21/823857 ,  H01L27/092 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/78

Abstract: Disclosed are a semiconductor device and a method for fabricating the same. The semiconductor device includes: a substrate; a first interface layer formed on a first region of the substrate; a first high dielectric layer formed on the first interface layer; and a first gate electrode formed on the first high dielectric layer. The first interface layer includes a first growth interface layer, and a second growth interface layer formed in the lower part of the first growth interface layer.

Abstract translation: 公开了一种半导体器件及其制造方法。 半导体器件包括：衬底; 形成在所述基板的第一区域上的第一界面层; 形成在第一界面层上的第一高介电层; 以及形成在第一高介电层上的第一栅电极。 第一界面层包括第一生长界面层和形成在第一生长界面层的下部的第二生长界面层。

公开(公告)号：KR101675319B1

公开(公告)日：2016-11-14

申请号：KR1020100096470

申请日：2010-10-04

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  박문한 ,  김은곤 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28123 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/32134 ,  H01L21/32139 ,  H01L29/517 ,  H01L29/518

Abstract: 반도체소자의제조방법에서, 기판상에고유전물질을포함하는게이트절연막을형성한다. 게이트절연막상에식각저지막을형성한다. 식각저지막상에금속막을형성한다. 금속막상에비정질실리콘을포함하는하드마스크를형성한다. 하드마스크를식각마스크로사용하여금속막을패터닝함으로써금속막패턴을형성한다. 상기반도체소자의제조방법에서하드마스크와식각저지막을사용함으로써게이트절연막을보호하고게이트패터닝정밀도를향상시킬수 있다.

公开(公告)号：KR101666403B1

公开(公告)日：2016-10-17

申请号：KR1020100054420

申请日：2010-06-09

Applicant: 삼성전자주식회사

Inventor： 도진호 ,  임하진 ,  김원홍 ,  정회성 ,  송문균 ,  주대권

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02236 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02238 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/28194 ,  H01L21/28211 ,  H01L29/51 ,  H01L29/513

Abstract: 반도체소자의제조방법이제공된다. 본발명의일 실시예에따른반도체소자의제조방법은, 반도체기판상에에피택셜(epitaxial)층을성장시키는단계와, 상기에피택셜층상에제1 두께를갖는캡핑(capping)층을형성하는단계와, 상기캡핑층을산소분위기에서산화시켜제2 두께를갖는제1 게이트절연막을형성하는단계를포함한다.

公开(公告)号：KR1020160021564A

公开(公告)日：2016-02-26

申请号：KR1020140106987

申请日：2014-08-18

Applicant: 삼성전자주식회사

Inventor： 송문균 ,  김원홍 ,  최수정 ,  황윤태

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/823821 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

Abstract: 반도체장치의제조방법이제공된다. 반도체장치의제조방법은, 제1 영역및 제2 영역을포함하는기판상에게이트유전막을형성하고, 상기제1 영역및 상기제2 영역상에제1 게이트도전막및 캡핑막을형성한후 상기기판을열처리하고, 상기제1 영역및 상기제2 영역상의상기캡핑막을제거하고, 상기제1 영역및 상기제2 영역상에상기제2 게이트도전막을형성하고, 상기제2 게이트도전막을질화처리하고, 상기제2 영역상에제3 게이트도전막을형성하는것을포함한다.

Abstract translation: 提供一种制造半导体器件的方法。 半导体器件的制造方法包括在包括第一区域和第二区域的衬底上形成栅极电介质层，在第一区域形成第一栅极导电层和覆盖层之后，在衬底上进行热处理，第二区域 从所述第一区域和所述第二区域移除所述覆盖层，在所述第一区域和所述第二区域上形成所述第二栅极导电层，在所述第二栅极导电层上进行硝化处理，以及在所述第二栅极导电层上形成第三栅极导通层 第二区。

公开(公告)号：KR1020140051602A

公开(公告)日：2014-05-02

申请号：KR1020120117831

申请日：2012-10-23

Applicant: 삼성전자주식회사

Inventor： 원석준 ,  김원홍 ,  송문균 ,  정형석

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28185 ,  H01L21/82345 ,  H01L21/823842 ,  H01L27/1104 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: Provided are a semiconductor device and a manufacturing method of the semiconductor device. The manufacturing device of the semiconductor device comprises laminating a high-dielectric material film without silicon and an insulating film containing silicon on a substrate; thermally treating the substrate on which the high-dielectric material film and the insulating film are laminated; and diffusing the silicon contained in the insulating film to the high-dielectric material film.

Abstract translation: 提供半导体器件和半导体器件的制造方法。 半导体器件的制造装置包括在基板上层压无硅的高电介质材料膜和含有硅的绝缘膜; 热处理层叠有高电介质材料膜和绝缘膜的基板; 并将包含在绝缘膜中的硅扩散到高电介质材料膜。

公开(公告)号：KR1020120030710A

公开(公告)日：2012-03-29

申请号：KR1020100092394

申请日：2010-09-20

Applicant: 삼성전자주식회사

Inventor： 임하진 ,  박문한 ,  송민우 ,  도진호 ,  김원홍 ,  송문균 ,  주대권

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/10873 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28202 ,  H01L27/10814 ,  H01L27/10894 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/42324

Abstract: PURPOSE: A gate structure, a forming method thereof, and a method for manufacturing a semiconductor device including the same are provided to prevent an interface oxide film from being formed between a metal film and an amorphous silicon film by forming the amorphous silicon film on the metal film. CONSTITUTION: A gate insulating film including a high dielectric material is formed on a substrate(100). A metal film is formed on the gate insulating film. A PVD(Physical Vapor Deposition) process is performed and an amorphous silicon film is formed on a metal film. A polysilicon film on which impurity is doped is formed on the amorphous silicon film. The impurity is activated by performing an annealing process on a substrate.

Abstract translation: 目的：提供一种栅极结构及其形成方法及其制造方法，用于通过在非晶硅膜上形成非晶硅膜来防止在金属膜和非晶硅膜之间形成界面氧化膜 金属膜。 构成：在基板（100）上形成包括高电介质材料的栅极绝缘膜。 在栅极绝缘膜上形成金属膜。 进行PVD（物理气相沉积）工艺，并在金属膜上形成非晶硅膜。 在非晶硅膜上形成掺杂有杂质的多晶硅膜。 通过在衬底上进行退火处理来激活杂质。

公开(公告)号：KR102238444B1

公开(公告)日：2021-04-09

申请号：KR1020170031294

申请日：2017-03-13

Applicant: 삼성전자주식회사

Inventor： 황윤태 ,  송문균 ,  조남규 ,  이규민 ,  최수정 ,  하용호 ,  현상진

IPC: H01L27/088 ,  H01L21/8234

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는, 제1 및제2 영역을포함하는기판, 제1 영역의기판상에배치되는제1 인터페이스막, 제2 영역의기판상에배치되는제2 인터페이스막, 제1 및제2 인터페이스막상에배치되는유전막, 제1 영역의유전막상에배치되는제1 금속막, 및제2 영역의유전막상에배치되는제2 금속막을포함하고, 제1 및제2 인터페이스막은기판의산화물을포함하고, 제1 및제2 금속막은서로다른물질을포함하고, 제1 및제2 인터페이스막은서로다른두께를갖는다.