公开(公告)号：KR1020130022829A

公开(公告)日：2013-03-07

申请号：KR1020110085774

申请日：2011-08-26

Applicant: 삼성전자주식회사

Inventor： 조성동 ,  박영렬 ,  윤민승

IPC: H01L21/66 ,  H01L23/48 ,  H01L23/12

CPC classification number: H01L22/14 ,  G01R31/2853 ,  G01R31/2884 ,  G01R31/31717 ,  G01R31/318513 ,  H01L22/32 ,  H01L2224/16225 ,  H01L2224/97 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2224/81

Abstract: PURPOSE: A method for inspecting a chip stack semiconductor device and a method for manufacturing the chip stack semiconductor device using the same are provided to manufacture the chip stack memory device using chips without defects of a through silicon via by checking the defects of the through silicon via for connecting chips before an upper chip is bonded to a lower chip. CONSTITUTION: A first chip(50) is formed on a substrate(10) and includes a through silicon via(12), a first pad electrode, a probe pad electrode(18), and a micro bump pad(20). An inspection chip(80) including a second pad electrode(62) is contacted with the upper side of the first pad electrode. A laminate structure is formed to expose a probe pad electrode to the outside. The through silicon via included in the first chip is inspected by applying an electric signal to the exposed probe pad electrodes. The first chip and the inspection chip are separated if the through silicon via is defective.

Abstract translation: 目的：提供一种用于检查芯片堆叠半导体器件的方法和使用该芯片堆叠半导体器件的芯片堆叠半导体器件的制造方法，以通过检查通孔硅的缺陷来制造使用没有穿透硅通孔缺陷的芯片的芯片堆叠存储器件 通孔用于在上芯片接合到下芯片之前连接芯片。 构成：第一芯片（50）形成在衬底（10）上，并且包括硅通孔（12），第一焊盘电极，探针焊盘电极（18）和微凸块焊盘（20）。 包括第二焊盘电极（62）的检查芯片（80）与第一焊盘电极的上侧接触。 形成层叠结构以将探针焊盘电极暴露于外部。 通过向暴露的探针焊盘电极施加电信号来检查包括在第一芯片中的贯通硅通孔。 如果通过硅通孔有故障，则第一芯片和检查芯片被分离。

公开(公告)号：KR1020110000960A

公开(公告)日：2011-01-06

申请号：KR1020090058315

申请日：2009-06-29

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  장동현 ,  이인영 ,  윤민승 ,  황선관

IPC: H01L23/50 ,  H01L23/12

CPC classification number: H01L24/13 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/91 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05599 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13009 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/29 ,  H01L2224/29101 ,  H01L2224/29298 ,  H01L2224/83194 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0001 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2224/05552

Abstract: PURPOSE: A semiconductor chip, a stack module, a memory card, and a manufacturing method thereof are provided to prevent the electrical resistance increase of an electrode by arranging a burying part which has a uniform width. CONSTITUTION: A substrate(105) comprises a first and a second side. A via electrode(150) is arranged in order to bury at least one via hole(135). The via electrode is extended from the first side of the substrate. The via electrode comprises a first burying part(152), a second burying part(154), and/or a protrusion part(156). The via hole comprises a first part(126) and a second part(132). The via hole is vertically extended from the first side of the substrate and the second side.

Abstract translation: 目的：提供一种半导体芯片，堆叠模块，存储卡及其制造方法，以通过布置具有均匀宽度的掩埋部来防止电极的电阻增加。 构成：衬底（105）包括第一侧和第二侧。 布置通孔电极（150）以埋入至少一个通孔（135）。 通孔电极从基板的第一侧延伸。 通孔电极包括第一埋入部分（152），第二埋入部分（154）和/或突出部分（156）。 通孔包括第一部分（126）和第二部分（132）。 通孔从衬底的第一侧和第二侧垂直延伸。

公开(公告)号：KR1020100109241A

公开(公告)日：2010-10-08

申请号：KR1020090027755

申请日：2009-03-31

Applicant: 삼성전자주식회사

Inventor： 김평완 ,  윤민승 ,  김남석 ,  마금희

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L23/3114 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/95 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/0603 ,  H01L2224/13009 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13025 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2224/13099

Abstract: PURPOSE: A chip stack package and a fabrication method thereof are provided to prevent a fault due to the defect of a PCB by preventing the deterioration of moisture absorption rate of the PCB. CONSTITUTION: In a stacked chip package and a manufacturing method thereof, a base chip(120), a connection terminal, and an outside encapsulating material are included therein. The base chip has a base through via electrode, a base chip pad, and a base encapsulating material(116). The connecting terminal is protruded from the base encapsulating material while being connected to the base through via electrode and the base chip pad. The outside encapsulating material surrounds the outside of the base chip and the stacked chips.

Abstract translation: 目的：提供一种芯片堆叠封装及其制造方法，以通过防止PCB的吸湿率的劣化来防止PCB缺陷导致的故障。 构成：在堆叠式芯片封装及其制造方法中，包括基片（120），连接端子和外封装材料。 基底芯片具有通孔通孔的基底，基底片衬垫和基底封装材料（116）。 连接端子从基底封装材料突出，同时通过通孔电极和基底芯片焊盘与底座连接。 外部封装材料围绕基底芯片的外部和堆叠的芯片。

公开(公告)号：KR1020100065785A

公开(公告)日：2010-06-17

申请号：KR1020080124301

申请日：2008-12-08

Applicant: 삼성전자주식회사

Inventor： 이광용 ,  이종기 ,  김민일 ,  윤민승 ,  홍지석

IPC: H01L21/60 ,  H01L23/488 ,  B23K3/08

CPC classification number: H01L21/76898 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/81 ,  H01L24/82 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16057 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/24145 ,  H01L2224/81097 ,  H01L2224/81815 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2224/81 ,  H01L2924/014 ,  H01L2924/00014

Abstract: PURPOSE: A method of chip interconnection using a capillary phenomenon is provided to simplify a process by forming a contact electrode through a capillary phenomenon and connecting semiconductor chips each others at the same time. CONSTITUTION: A first semiconductor device includes a first TSV(THROUGH SILICON VIA)(TSV) are formed. Solder balls are located in the first TSV respectively. A back-lap of the first semiconductor device is progressed. A second semiconductor device(110) having a second via hole therein is formed on the first semiconductor device. A reflow process is progressed and the solder balls are fused. The solder balls fills up the first and the second via hole through a capillary phenomenon.

Abstract translation: 目的：提供使用毛细管现象的芯片互连的方法，以通过毛细管现象形成接触电极并同时连接半导体芯片来简化工艺。 构成：第一半导体器件包括形成第一TSV（通过硅晶片）（TSV）。 焊球分别位于第一TSV中。 第一半导体器件的背部叠层进行。 在第一半导体器件上形成有其中具有第二通孔的第二半导体器件（110）。 进行回流处理并焊接焊球。 焊球通过毛细管现象填满第一通孔和第二通孔。

公开(公告)号：KR1020100043767A

公开(公告)日：2010-04-29

申请号：KR1020080102948

申请日：2008-10-21

Applicant: 삼성전자주식회사

Inventor： 황선관 ,  이의형 ,  윤민승 ,  마금희

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/045

CPC classification number: H01L2224/13 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/014

Abstract: 적층패키지는제1 반도체칩, 범프및 제2 반도체칩을포함한다. 상기제1 반도체칩은개구를갖는기판및 상기개구를채우면서상부에리세스를갖는플러그를구비한다. 상기범프는상기리세스내에형성된다. 상기제2 반도체칩은상기제1 반도체칩 상에적층되며상기범프에의해상기제1 반도체칩과전기적으로연결된다.

Abstract translation: 目的：提供堆叠封装及其制造方法，以通过相邻插塞之间的绝缘来提高封装的结可靠性。 构成：第一半导体芯片包括其中形成有开口（30）的基板和插头（40）。 插头填满开口。 在插头的上侧形成有凹部（42）。 在凹部中形成凸块。 第二半导体芯片堆叠在第一半导体芯片上。 第一半导体芯片和第二半导体芯片通过凸块电连接。