저항성 팁을 구비한 반도체 탐침 및 그 제조방법
    11.
    发明授权
    저항성 팁을 구비한 반도체 탐침 및 그 제조방법 失效
    具有电阻尖端的半导体探针及其制造方法

    公开(公告)号:KR100682916B1

    公开(公告)日:2007-02-15

    申请号:KR1020050003977

    申请日:2005-01-15

    CPC classification number: G01Q70/16 G01Q70/14 G01Q80/00 G11B9/1409

    Abstract: 저항성 팁을 구비한 반도체 탐침 및 그 제조방법이 개시된다. 개시된 저항성 팁을 구비한 반도체 탐침은, 제1불순물이 도핑되어 있으며, 그 첨두부에는 상기 제1불순물과 극성이 다른 제2불순물이 저농도로 도핑된 저항영역이 형성되고, 그 경사면에는 상기 제2불순물이 고농도로 도핑된 제1 및 제2반도체 전극영역이 형성된 저항성 팁; 상기 저항성 팁이 말단부에 위치하는 캔티레버; 상기 캔티레버 상에서 상기 저항영역을 덮는 유전층; 및 상기 유전층 상에서 상기 저항영역에 해당되는 영역에 개구가 형성된 메탈 쉴드;를 구비하는 것을 특징으로 한다. 이에 따르면, 반도체 탐침의 공간 분해능이 향상된다.

    자기 논리 소자와 그 제조 및 동작 방법
    12.
    发明公开
    자기 논리 소자와 그 제조 및 동작 방법 有权
    磁性逻辑器件及其制造和操作方法

    公开(公告)号:KR1020060078697A

    公开(公告)日:2006-07-05

    申请号:KR1020040117010

    申请日:2004-12-30

    CPC classification number: H03K19/16 H01L43/08

    Abstract: 자기 논리 소자와 그 제조 및 동작 방법이 개시되어 있다. 개시된 본 발명은 제1 배선 상에 적층되어 자기 분극 방향이 주어진 방향으로 고정된 하부 자성막과, 상기 하부 자성막 상에 적층된 비자성막과, 상기 비자성막 상에 적층되어 자기 분극 방향이 상기 하부 자성막의 자기 분극 방향과 동일하거나 반대인 상부 자성막과, 상기 상부 자성막 상에 형성된 제2 배선을 포함하는 것을 특징으로 하는 자기 논리 소자와 그 제조 및 동작 방법을 제공한다. 상기 제1 배선의 일단과 상기 제2 배선의 일단사이에 제1 전류원이 구비되고, 상기 제1 배선의 타단과 상기 제2 배선의 타단사이에 제2 전류원이 구비될 수 있다.

    반도체 탐침 및 그 제조방법 및 이를 구비하는 반도체표면 분석 장치 및 이용한 반도체 표면 분석방법
    13.
    发明授权
    반도체 탐침 및 그 제조방법 및 이를 구비하는 반도체표면 분석 장치 및 이용한 반도체 표면 분석방법 失效
    半导体探针及其制造方法及其半导体表面的分析装置及其方法

    公开(公告)号:KR100519761B1

    公开(公告)日:2005-10-07

    申请号:KR1020030012358

    申请日:2003-02-27

    Abstract: 반도체 탐침 및 그 제조방법 및 이를 구비하는 반도체 표면 분석 장치 및 이를 이용한 반도체 표면 분석 방법이 개시된다. 개시된 반도체 탐침은, 저농도 불순물이 도핑된 반도체 팁 및, 반도체 팁이 일단에 위치하고 반도체 팁에 근접하여 고농도 불순물이 도핑된 도전 영역이 형성된 캔티레버를 구비한다. 시료와 PN접합을 하는 비파괴 검사로 시료의 불순물 농도를 정량적으로 알아낼 수 있으며, 고분해능을 달성할 수 있다.

    저항성 팁을 구비한 반도체 탐침 제조방법
    14.
    发明公开
    저항성 팁을 구비한 반도체 탐침 제조방법 失效
    用于制造具有电阻提示的半导体探针的方法

    公开(公告)号:KR1020040088631A

    公开(公告)日:2004-10-20

    申请号:KR1020030022570

    申请日:2003-04-10

    CPC classification number: G01Q60/30 G01Q80/00 G11B9/1409

    Abstract: PURPOSE: A method for fabricating a semiconductor probe having a resistant tip is provided to simplify a fabrication process by forming a resistant region between semiconductor electrode regions on a center of the resistant tip and forming a low-density resistant region. CONSTITUTION: A tip(30) is doped by the first impurity. The tip is installed on an end part of a cantilever(41). A resistant region is formed on a top part of the tip. The resistant region is doped by the second impurity having the different polarity from the first impurity. The first and the second semiconductor electrode regions(32,34) are formed on a slope part of the tip. The resistant region is formed by performing a thermal process for the first and the second semiconductor electrode regions for diffusing the second impurity.

    Abstract translation: 目的:提供一种用于制造具有电阻尖端的半导体探针的方法,以通过在耐电极尖端的中心处的半导体电极区域之间形成电阻区域并形成低密度电阻区域来简化制造工艺。 构成:尖端(30)由第一杂质掺杂。 尖端安装在悬臂(41)的端部上。 在尖端的顶部形成有电阻区域。 电阻区域由与第一杂质具有不同极性的第二杂质掺杂。 第一和第二半导体电极区域(32,34)形成在尖端的斜坡部分上。 通过对用于扩散第二杂质的第一和第二半导体电极区域进行热处理形成电阻区域。

    이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법
    19.
    发明公开
    이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 审中-实审
    图像传感器,包括其的图像处理系统及其操作方法

    公开(公告)号:KR1020140047511A

    公开(公告)日:2014-04-22

    申请号:KR1020130072612

    申请日:2013-06-24

    Abstract: An operation method of an image sensor in accordance with an embodiment of the present invention includes a step of generating a pixel signal according to the strength of incident light and a step of generating a digital pixel signal by comparing the pixel signal and one or more standard currents. The operation method of the image sensor in accordance with an embodiment of the present invention may accurately sense the pixel signal and reduce the influence of noise by sensing a current outputted from a 1T pixel.

    Abstract translation: 根据本发明的实施例的图像传感器的操作方法包括根据入射光的强度产生像素信号的步骤,以及通过将像素信号和一个或多个标准 电流。 根据本发明的实施例的图像传感器的操作方法可以通过感测从1T像素输出的电流来精确地感测像素信号并减少噪声的影响。

    리세스 게이트 트랜지스터와 이를 포함하는 장치
    20.
    发明公开
    리세스 게이트 트랜지스터와 이를 포함하는 장치 审中-实审
    记忆闸门晶体管和包括其的装置

    公开(公告)号:KR1020140047507A

    公开(公告)日:2014-04-22

    申请号:KR1020130049824

    申请日:2013-05-03

    Abstract: A recess gate transistor includes a source region and a drain region which are formed in a semiconductor substrate and are doped with first type impurities respectively, a recess region which is formed by recessing the region between the drain region and the source region, a gate insulating layer which is formed on the recess region, a gate electrode which is formed on the gate insulating region to fill the recess region, and a charge pocket region which is formed in the lower part of the recess region and is doped with second type impurities. The recess gate transistor can be used as a part of the pixel of an image sensor.

    Abstract translation: 凹槽栅极晶体管包括分别形成在半导体衬底中并分别掺杂有第一类型杂质的源极区和漏极区,通过使漏区和源极区之间的区域凹陷而形成的凹陷区,栅极绝缘 形成在所述凹部区域上的层,形成在所述栅极绝缘区域上以填充所述凹部区域的栅极电极和形成在所述凹部区域的下部并且掺杂有第二类型杂质的电荷袋区域。 凹槽栅极晶体管可以用作图像传感器的像素的一部分。

Patent Agency Ranking