-
公开(公告)号：KR1019940007377B1
公开(公告)日：1994-08-16
申请号：KR1019910023362
申请日：1991-12-18
Applicant: 삼성전자주식회사
IPC: H01L23/02
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: Upper and lower gates (33,34) inserting the molding compound from a runner (30) are placed in upper and lower cavities (31,32) so that the molding compound is inserted from both the gates through a runner (30) with the same pressure. Then the pressure applied to a die pad (37) and a wire (38) is small and the molding compound fills up the cavities tightly.
Abstract translation: 将来自流道（30）的模制化合物插入的上下门（33,34）放置在上空腔和下空腔（31,32）中，使得模制化合物从两个浇口通过流道（30）插入，其中 同样的压力。 然后，施加到管芯焊盘（37）和焊丝（38）的压力较小，并且模制化合物紧紧地填满空腔。
-
公开(公告)号：KR1019940006742A
公开(公告)日：1994-04-25
申请号：KR1019920017776
申请日：1992-09-29
Applicant: 삼성전자주식회사
Abstract: 본 발명은 반도특 칩의 플래스틱 캐키지 (PACKAGE) 제조 공정 중 몰딩 공정에서 에폭시 몰딩 컴파운드 (EMC)의 동시동속(同時同速)의 경화률 유도하기 위한 1-포트(POT)형 반도체 플래스틱 몰딩 장치에 관한 것으로서, 고체상태의 EMC 정제가 투입되어 가압 처리되는 포트와, 상기 포트로부터 액체상태로 용융된 EMC가 분기되어 흘러나가는 주요 통로인 복수개의 런너와, 상기 런너를 통하여 흐르는 EMC의 진행방향으로 부터 좌우 양방향으로 대칭적으로 헝성되어 있는 복수쌍의 캐비티와, 그리고 상기 런너와 캐비티를 연결하며, 런너로부떠 액체상태의 EMC가 캐비티 내부로 흘러 들어가는 통로인 게이트를 구비하여 된 1-포트형 반도체 플래스틱 몰딩장치에 있어서, 상기 게이트(27,28,29.30)의 형상이 각 캐비티 (23,24,25,26)의 위치 별로 차별화(差別化)되어, 상기 액체 태의 EMC(20)가 동시동속으로 각 캐비티(23,27,25,26) 내부를 충전시키는 것을 특징으로 한다.
-
公开(公告)号：KR1019930014907A
公开(公告)日：1993-07-23
申请号：KR1019910023362
申请日：1991-12-18
Applicant: 삼성전자주식회사
IPC: H01L23/02
Abstract: 몰딩 컴파운드가 몰드다이의 램포트에서 런너를 통해 각각의 캐비티로 주입되는 통로인 게이트가 상측 및 하측 캐비티에 형성되어 몰딩공정시 몰딩 컴파운드가 동일한 압력으로 캐비티의 구석구석을 균일하게 채운다.
그러므로 반도체 패키지의 몰딩공정시 다이패드의 기울어짐과 와이어의 오픈과 스위핑과 반도체 패키지 몸체의 불완전 몰딩과 내부보이드 생성을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있고, 반도체 패키지의 두께 및 크기의 축소에 따른 반도체 패키지의 신뢰성 저하를 방지할 수 있다.-
公开(公告)号：KR100601760B1
公开(公告)日：2006-07-19
申请号：KR1019990036908
申请日：1999-09-01
Applicant: 삼성전자주식회사
IPC: H01L23/12
Abstract: 칩 스택의 문제점과 패키지 스택의 문제점을 해결하기 위한 구조를 갖는 스택형 패키지에 관한 것으로서, 스택형 패키지는 칩이 기판에 접착되고 상기 칩이 기판의 소정 영역에 형성된 기판의 본딩 패드와 전기적으로 연결된 제 1 및 제 2 칩 유니트가 리드 프레임의 양면에 접합되어서 적층된다. 그리고, 제 1 및 제 2 칩 유니트는 칩 본딩 패드가 형성된 칩과 상기 칩에 본딩 리본 또는 와이어와 같은 소정 접속 부재로써 전기적으로 연결되는 기판 본딩 패드를 갖는 기판으로 구성될 수 있다. 따라서, 간단한 공정을 통하여 스택형 패키지를 구현할 수 있고, 그에 따라서 실장밀도 또는 집적도가 향상되는 효과가 있다.
스택, 패키지, BLP-
公开(公告)号：KR1020030006915A
公开(公告)日：2003-01-23
申请号：KR1020020003030
申请日：2002-01-18
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48225 , H01L2224/48227 , H01L2224/48247 , H01L2224/4826 , H01L2224/49 , H01L2224/73215 , H01L2224/73265 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01018 , H01L2924/01022 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/0105 , H01L2924/01051 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/30105 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: PURPOSE: An IC(Integrated Circuit) having a chip pas formed on a cell region, a method for fabricating the same, and a multi-chip package are provided to reduce a chip size by shortening width of a peripheral region according to immigration of a chip pad. CONSTITUTION: A semiconductor substrate(11) has a peripheral region(Aperi) formed between cell regions(Acell1,Acell2). A chip pad wiring pattern(12) is formed on the semiconductor substrate(11). One end portion of the chip pad wiring pattern(12) is located at the peripheral region(Aperi) formed between cell regions(Acell1,Acell2). The chip pad wiring pattern(12) is formed with a conductive material such as aluminium. A final protection layer(16) is formed on the semiconductor substrate(11) in order to cover the chip pad wiring pattern(12). An interlayer dielectric(13) is formed on the final protection layer(16). A rewiring chip pad(15) is formed on the interlayer dielectric(13). A final insulating layer(18) is formed on the rewiring chip pad(15).
Abstract translation: 目的：提供一种具有形成在单元区域上的芯片pas的IC（集成电路），其制造方法和多芯片封装，以通过缩短周边区域的宽度来缩短芯片尺寸 芯片垫 构成：半导体衬底（11）在单元区域（Acell1，Acell2）之间形成周边区域（Aperi）。 在半导体基板（11）上形成有芯片焊盘布线（12）。 芯片焊盘布线图案（12）的一个端部位于形成在单元区域（Acell1，Acell2）之间的外围区域（Aperi）上。 芯片焊盘布线图案（12）由铝等导电材料形成。 为了覆盖芯片焊盘布线图案（12），在半导体基板（11）上形成最终的保护层（16）。 在最终保护层（16）上形成层间电介质（13）。 在层间电介质（13）上形成再布线芯片焊盘（15）。 在再布线芯片焊盘（15）上形成最终绝缘层（18）。
-
Patent Agency Ranking
公开(公告)号：KR1020010036631A
公开(公告)日：2001-05-07
申请号：KR1019990043733
申请日：1999-10-11
Applicant: 삼성전자주식회사
IPC: G06K19/077
CPC classification number: H01L23/5387 , G11C5/04 , H01L21/565 , H01L23/3121 , H01L23/5388 , H01L24/45 , H01L24/48 , H01L24/97 , H01L2224/05599 , H01L2224/45144 , H01L2224/48091 , H01L2224/85399 , H01L2224/97 , H01L2924/00014 , H01L2924/01006 , H01L2924/01033 , H01L2924/01079 , H01L2924/12042 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H05K1/117 , H05K3/0052 , H05K3/284 , H05K2201/0746 , H05K2201/094 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: PURPOSE: A memory card and a manufacturing method for the same are provided to simplify a manufacturing process, and to simultaneously manufacture a plurality of memory cards by forming a memory card only with a substrate and a molding resin unit. CONSTITUTION: A memory card(30) is composed of a substrate(40) and a resin molding unit(50). Predetermined contact pads(44) are formed in the outside(41) of the substrate(40). A circuit wiring(45) is formed inside(42) of the substrate(40). The contact pad(44) and the circuit wiring(45) are electronically connected through a via hole(46) each other. The contact pad(44) transmits and receives an electronic signal with a card reader in case that the memory card is mounted on the card reader.
Abstract translation: 目的：提供一种用于简化制造过程的存储卡及其制造方法，并且通过仅用基板和模制树脂单元形成存储卡来同时制造多个存储卡。 构成：存储卡（30）由基板（40）和树脂成形单元（50）构成。 预定接触焊盘（44）形成在基板（40）的外侧（41）上。 电路布线（45）形成在基板（40）的内部（42）内。 接触焊盘（44）和电路布线（45）通过通孔（46）彼此电连接。 在存储卡安装在读卡器上的情况下，接触垫（44）用读卡器发送和接收电子信号。
-
公开(公告)号：KR1020010002427A
公开(公告)日：2001-01-15
申请号：KR1019990022231
申请日：1999-06-15
Applicant: 삼성전자주식회사
Inventor： 하웅기
IPC: H01L23/14
CPC classification number: H01L2224/14
Abstract: PURPOSE: A method for piling up a semiconductor chip is provided to be able to stack a different kind of chips by forming a metal bump or an isolation bump selectively. CONSTITUTION: An isolation pump(150) is made on an upside of an inner lead(110). The isolation bump(150) is built by vaporizing an insulation layer such as polyimide on a surface of a metal bump. Beneath the inner lead(110), a metal bump(121) is formed. An electrode(131) of an upper semiconductor chip(130) is connected with the upper metal bump(120). An electrode(141) of a lower semiconductor chip(140) is attached the lower metal bump(120). The upper chip(130) and the lower chip(140) are different kinds of chips without sharing any inner leads. The isolation bump(150) is contacted on an activation area of the semiconductor chips(130, 140).
Abstract translation: 目的：提供一种堆叠半导体芯片的方法，以便通过选择性地形成金属凸块或隔离凸块来堆叠不同种类的芯片。 构成：在内引线（110）的上侧上形成隔离泵（150）。 通过在金属凸块的表面上蒸发诸如聚酰亚胺的绝缘层来构建隔离凸块（150）。 在内引线（110）的下方形成金属凸块（121）。 上部半导体芯片（130）的电极（131）与上部金属凸块（120）连接。 下部半导体芯片（140）的电极（141）安装在下部金属凸块（120）上。 上部芯片（130）和下部芯片（140）是不同的内部引线的不同种类的芯片。 隔离突起（150）在半导体芯片（130,140）的激活区域上接触。
-
公开(公告)号：KR1020000003002A
公开(公告)日：2000-01-15
申请号：KR1019980024060
申请日：1998-06-25
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: PURPOSE: A semiconductor package is provided to prevent the moisture from being absorbed by injecting the silicon sealing material into the empty space of the elastomer. CONSTITUTION: The semiconductor package comprises: a semiconductor chip(111) having plural bonding pads(113) formed; a circuit layer(117) electrically connected with the bonding pads(113) of the semiconductor chip(111); a sealing unit(119) for sealing up the electrically connecting part of the circuit layer(117); an outer terminal for connecting the semiconductor package with the outer circuit; and an elastomer(112) inserted between the semiconductor chip(111) and the circuit layer(117).
Abstract translation: 目的：提供半导体封装以防止通过将硅密封材料注入到弹性体的空的空间中来吸收水分。 构成：半导体封装包括：形成有多个焊盘（113）的半导体芯片（111）; 与半导体芯片（111）的接合焊盘（113）电连接的电路层（117）; 用于密封电路层（117）的电连接部分的密封单元（119）; 用于将半导体封装与外部电路连接的外部端子; 以及插入在半导体芯片（111）和电路层（117）之间的弹性体（112）。
-
公开(公告)号：KR1019990011158A
公开(公告)日：1999-02-18
申请号：KR1019970034138
申请日：1997-07-22
Applicant: 삼성전자주식회사
IPC: H01L21/60
Abstract: 본 발명은 빔리드(beam lead)의 홀에 삽입하여 가이드하도록 본체의 저면에 가장자리 돌출부 외에 중앙 돌출부를 추가로 형성하여 본딩의 안정성을 향상시키도록 한 빔리드본딩용 메탈툴(metal tool)에 관한 것이다.
본 발명의 목적은 빔리드를 형상에 관계없이 가이드하고, 본딩패드와 빔리드의 콘택면적을 확대하여 본딩 안정성을 향상시키도록 한 빔리드본딩용 메탈툴을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 저면 모서리에 형성되어, 빔리드를 반도체칩의 본딩패드에 정합하기 위해 가이드하는 가장자리 돌출부들을 갖는 본체, 그리고 상기 본체의 저면 중앙부에 형성되어, 상기 빔리드의 본딩영역의 홀에 삽입한 상태에서 상기 빔리드를 상기 본딩패드에 정합하기 위해 가이드하는 중앙 돌출부를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 빔리드의 형상에 관계없이 가이드할 수 있고 반도체칩의 본딩패드와 빔리드의 본딩면적을 확대하여 본딩성을 향상시킬 수 있다.-
公开(公告)号：KR1019980066286A
公开(公告)日：1998-10-15
申请号：KR1019970001710
申请日：1997-01-22
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 반도체 칩 상태로 신뢰성 등의 테스트를 위해 반도체 칩을 탑재하는 다이 캐리어 장치에 관한 것이다.
신뢰성 테스트시 외부에서 전기적 신호를 공급하기 위하여 다수의 배선들을 가지고 있는 인쇄회로패턴(105)이 형성된 테입(106), 테입을 지지하기 위한 지지부(107), 진공펌프로 반도체 칩(101)을 접촉하면 반시계방향으로 90도 회전하는 제1하중구(102)와 시계방향으로 90도 회전하는 제2하중구(103) 및 반도체 칩(101)의 패드들에 전기적 신호를 제공하기 위하여 테입 위에 형성된 범프(104)로 구성된다.따라서 본 발명의 다이 캐리어 장치는 반도체 칩에 큰 하중을 인가할 필요가 없으므로 반도체 칩의 손상을 방지할 수 있고, 본 발명의 다이 캐리어 장치의 수직높이가 낮으므로 반도체 칩의 정상동작 여부 테스트 작업시 공간상, 운반상등의 편리함을 제공한다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.023 seconds)
